亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 鲁山县| 镇沅| 红原县| 乌审旗| 甘洛县| 德惠市| 北票市| 崇信县| 曲周县| 东山县| 息烽县| 阳东县| 靖安县| 宜春市| 泰安市| 宜宾市| 乌拉特前旗| 清流县| 芜湖市| 上高县| 惠来县| 金塔县| 林州市| 永善县| 凤台县| 孟州市| 嘉黎县| 泸水县| 克东县| 青冈县| 庆安县| 鹿邑县| 新宾| 玉山县| 清新县| 东兰县| 大姚县| 克山县| 望谟县| 贡嘎县| 蓝田县|