亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 深泽县| 枞阳县| 靖江市| 连江县| 贡觉县| 利津县| 轮台县| 赤城县| 金乡县| 茌平县| 苍梧县| 望奎县| 竹北市| 东台市| 宁波市| 米脂县| 崇州市| 合川市| 雷山县| 衡阳县| 保定市| 永定县| 河北省| 宾阳县| 德清县| 隆尧县| 宜兰县| 康定县| 息烽县| 玉溪市| 东山县| 施甸县| 无锡市| 登封市| 象州县| 建瓯市| 赣榆县| 宁晋县| 康保县| 奇台县| 肥西县|