亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 林芝县| 永胜县| 荃湾区| 鹤壁市| 临高县| 资中县| 奈曼旗| 青铜峡市| 樟树市| 新干县| 肥城市| 大余县| 沭阳县| 长春市| 竹北市| 镇坪县| 望奎县| 尼勒克县| 琼海市| 三河市| 惠安县| 梅河口市| 洱源县| 白山市| 木里| 绥芬河市| 寿宁县| 泗洪县| 温泉县| 囊谦县| 出国| 米脂县| 伊金霍洛旗| 十堰市| 桂东县| 晋中市| 同德县| 台山市| 牡丹江市| 睢宁县| 霍城县|