MSP430定時器A測量脈沖寬度 附加程序和注釋詳解
標簽： MSP 430 定時器 測量
上傳時間： 2013-06-26
上傳用戶：372825274
Verilog基本電路設計指導書，可以作為學習verilog的入門書籍
標簽： Verilog 基本電路 設計指導
上傳時間： 2013-04-24
上傳用戶：20160811
華為的verilog編碼規范，寫得很不錯！我就是用這個規范，需要的下載看看吧，免積分咯！~
標簽： verilog 華為 編碼規范
上傳用戶：chongcongying
使用VHDL語言編寫的A/D轉換程序，可在FPGA平臺使用
標簽： VHDL 語言 編寫 程序
上傳時間： 2013-08-06
上傳用戶：杏簾在望
可編程邏輯器件 pld/fpga,vhdl/verilog的相關學習資料，設計技巧，抓緊免費下載。
標簽： verilog fpga vhdl pld
上傳用戶：李彥東
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實現對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標簽： DDRSDRAM Verilog Xilinx FPGA
上傳時間： 2013-08-07
上傳用戶：ainimao
使用Verilog實現基于FPGA的SDRAM控制器
標簽： Verilog SDRAM FPGA 控制器
上傳時間： 2013-08-08
上傳用戶：litianchu
實現USB接口功能的VHDL和verilog完整源代碼
標簽： verilog VHDL USB 接口功能
上傳時間： 2013-08-11
上傳用戶：yangzhiwei
使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
標簽： Verilog FIFO 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測試文件
標簽： verilog SDRAM 代碼 讀寫
上傳時間： 2013-08-13
上傳用戶：zh_901
蟲蟲下載站版權所有 京ICP備2021023401號-1
