亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

verilog-A

  • 基于Verilog語言的實用FPGA設計(美)科夫曼

    基于Verilog語言的實用FPGA設計(美),國外verilog標準權威教材,現貢獻出來,不下別后悔~~

    標簽: Verilog FPGA 語言

    上傳時間: 2013-04-24

    上傳用戶:zhyiroy

  • verilog lcd1602顯示

    基于verilog的lcd1602顯示 基于verilog的lcd1602顯示 基于verilog的lcd1602顯示

    標簽: verilog 1602 lcd

    上傳時間: 2013-04-24

    上傳用戶:懶龍1988

  • 華為verilog教程.pdf

    華為verilog教程,學習verilog快速入門

    標簽: verilog 華為 教程

    上傳時間: 2013-07-18

    上傳用戶:crazykook

  • 基于FPGA的多路E1反向復用傳輸芯片的設計與實現

    隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.

    標簽: FPGA 多路 傳輸 片的設計

    上傳時間: 2013-07-16

    上傳用戶:asdkin

  • I2C總線串行數據接口的Verilog 實現

    本文介紹了I2C總線規范,并根據該規范對I2C進行模塊化設計,用Verilog HDL 語言對每個模塊進行具體描述,并通過模塊之間的調用,基本實現了I2C的主機從機的發送和接收功能。關

    標簽: Verilog I2C 總線 串行數據

    上傳時間: 2013-04-24

    上傳用戶:kgylah

  • VERILOG HDL 數字系統設計

    夏宇聞教授的數字系統設計教程Verilog HDL

    標簽: VERILOG HDL 數字系統設計

    上傳時間: 2013-07-20

    上傳用戶:FFAN

  • ICL7135 A D轉換器的雙斜率原理及應用實例

    Integrating A/D converters have two characteristics incommon. First, as the name implies, their

    標簽: 7135 ICL D轉換 斜率

    上傳時間: 2013-04-24

    上傳用戶:matlab

  • 基于FPGA的高速FIR數字濾波器設計

    本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。

    標簽: FPGA FIR 數字 濾波器設計

    上傳時間: 2013-07-15

    上傳用戶:lanwei

  • 基于FPGA的機器人視頻監視系統

    隨著電子科學、圖像傳輸處理技術與理論的迅速發展,機器人視頻監控技術的實際研究與應用曰益得到重視,并不斷地在許多領域取得驕人的成果。特別是近年來,機器人視頻監控技術已成為高技術領域一個重要的研究課題。 本論文詳細介紹了一種機器人視頻監視系統的設計方案,實現了具有前端視頻采集、圖像傳輸處理功能的FPGA系統。該系統采用Altera公司的FPGA芯片作為中央處理器,由視頻采集模塊、異步FIFO模塊、I

    標簽: FPGA 機器人 視頻監視系統

    上傳時間: 2013-07-21

    上傳用戶:ybysp008

  • 基于FPGA的GPS星座模擬器

    全球定位系統(GPS)可以向全球用戶提供位置、速度和時間信息,在航空、航天、海上及陸地等諸多領域得到了廣泛的應用,成為一種主要的導航手段。隨著空間定位技術的不斷發展,空間定位系統必將出現多元化。本文結合計算機技術,以GPS定位系統為例,研究了衛星定位技術中的GPS星座模擬器。 本文綜述了衛星導航系統的歷史,現狀及發展的方向,介紹GPS模擬器的研究發展狀況。詳細研究了GPS衛星信號傳輸理論和GPS衛星定位原理。在此基礎上,提出GPS模擬器的理論模型和實現方法,研究了GPS星座模擬器的設計思路、組成模塊,分析各個模塊的設計原理。在理論研究和分析的基礎上,提出模擬器的FPGA的設計與實現,以FPGA為平臺,用verilog硬件語言實現了衛星信號的模擬,詳細研究了基帶模塊的實現方法,包括C/A碼產生模塊,導航電文合成模塊,碼轉換模塊。最后通過射頻模塊發出,完成衛星信號的模擬。在信號測試部分,用示波器,頻譜儀,MATLAB程序對模擬信號進行了驗證實驗。驗證結果表明,設計滿足要求,達到預想目標。

    標簽: FPGA GPS 模擬

    上傳時間: 2013-05-30

    上傳用戶:hoperingcong

主站蜘蛛池模板: 孝义市| 镇坪县| 固镇县| 大悟县| 疏附县| 绥芬河市| 仙桃市| 滨州市| 手游| 奉贤区| 四平市| 黄陵县| 岳普湖县| 探索| 琼结县| 荆门市| 岢岚县| 开平市| 巢湖市| 汉阴县| 准格尔旗| 商南县| 苗栗市| 青川县| 博罗县| 富川| 襄樊市| 嘉义县| 台山市| 永昌县| 西乌| 裕民县| 东港市| 临安市| 太仓市| 荆州市| 株洲市| 新巴尔虎左旗| 垫江县| 温泉县| 泗水县|