IP核生成文件：（xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
標簽： modelsim 仿真 IP核 仿真庫
上傳時間： 2013-11-02
上傳用戶：誰偷了我的麥兜
IEEE 802.3 Cyclic Redundancy Check參考設計，xilinx提供
標簽： Redundancy Cyclic 802.3 Check
上傳時間： 2015-04-14
上傳用戶：ukuk
DDR（雙速率）SDRAM控制器參考設計，xilinx提供
標簽： SDRAM DDR 雙速 參考設計
上傳時間： 2014-11-29
上傳用戶：
ZBT SRAM控制器參考設計，xilinx提供，（ZBT SRAM是一種高速同步SRAM）
標簽： SRAM ZBT 控制器 參考設計
上傳用戶：鳳臨西北
ZBT SRAM控制器參考設計，xilinx提供的VHDL源代碼
上傳時間： 2013-12-14
上傳用戶：sjyy1001
USB接口控制器參考設計，xilinx提供的VHDL源代碼
標簽： USB 接口控制器 參考設計
上傳時間： 2014-10-28
上傳用戶：tzl1975
CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產品的樣品開發與小批量生產。本書從現代電子系統設計的角度出發，以全球著名的可編程邏輯器件供應商xilinx公司的產品為背景，系統全面地介紹該公司的CPLD/FPGA產品的結構原理、性能特點、設計方法以及相應的EDA工具軟件，重點介紹CPLD/FPGA在數字系統設計、數字通信與數字信號處理等領域中的應用。 本書內容新穎、技術先進、由淺入深，既有關于大規模可編輯邏輯器件的系統論述，又有豐富的設計應用實例。對于從事各類電子系統（通信、雷達、程控交換、計算機等）設計的科研人員和應用設計工程師，這是一本具有實用價值的新技術應用參考書。本書也可作為高等院校電子類高年級本科生或研究生的教材或教學參考書。
標簽： CPLD ASIC FPGA 可編程
上傳時間： 2015-04-16
上傳用戶：lizhen9880
用8031加載ALtera的FPGA，也可用于xilinx的FPGA的加載
標簽： ALtera 8031 FPGA
上傳時間： 2014-12-08
上傳用戶：klin3139
hdl的8051核，不知道好不好用大家試試吧。xilinx公司的核
標簽： 8051 hdl
上傳時間： 2013-12-08
上傳用戶：jcljkh
加法器核，帶進位位的，xilinx公司的核，能用
標簽： 加法器
上傳時間： 2015-05-31
上傳用戶：gtf1207
蟲蟲下載站版權所有 京ICP備2021023401號-1
