相 關(guān) 資 源

• 基于quartus II軟件 用verilog 語言描述的一個秒表免費下載

  資源簡介：基于quartus II軟件 用verilog 語言描述的一個秒表

  標(biāo)簽： quartus verilog 軟件 語言

  上傳時間： 2014-01-08

  上傳用戶：wpwpwlxwlx

• 基于quartus II軟件 用verilog語言描述的74ls191免費下載

  資源簡介：基于quartus II軟件 用verilog語言描述的74ls191

  標(biāo)簽： quartus verilog 191 74

  上傳時間： 2017-04-29

  上傳用戶：epson850

• 基于quartus II軟件 用verilog 語言描述的38譯碼器免費下載

  資源簡介：基于quartus II軟件 用verilog 語言描述的38譯碼器

  標(biāo)簽： quartus verilog 軟件 語言

  上傳時間： 2013-12-01

  上傳用戶：wweqas

• 基于quartus II軟件 用verilog 語言描述的精簡指令CPU免費下載

  資源簡介：基于quartus II軟件 用verilog 語言描述的精簡指令CPU

  標(biāo)簽： quartus verilog CPU 軟件

  上傳時間： 2017-04-29

  上傳用戶：gyq

• 利用VHDL語言描述的一個簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在quartus II上直接運行和編譯.免費下載

  資源簡介：利用VHDL語言描述的一個簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在quartus II上直接運行和編譯.

  標(biāo)簽： quartus VHDL 語言 微處理器

  上傳時間： 2015-05-26

  上傳用戶：firstbyte

• 用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺

  標(biāo)簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 用VHDL語言描述的工程實例頻率計（在quartus 7.2中使用）免費下載

  資源簡介：用VHDL語言描述的工程實例頻率計（在quartus 7.2中使用）

  標(biāo)簽： quartus VHDL 7.2 語言

  上傳時間： 2013-12-14

  上傳用戶：qw12

• 這個是用verilog語言編寫的基于FPGA的交通燈控制器免費下載

  資源簡介：這個是用verilog語言編寫的基于FPGA的交通燈控制器，分別控制四個方向上的交通燈的通斷

  標(biāo)簽： verilog FPGA 語言 編寫

  上傳時間： 2017-06-12

  上傳用戶：hfmm633

• 用verilog語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 1．簡介 本程序是用C語言編的一個基于命令行的文件合并分割器。主要用于分割和合并文件免費下載

  資源簡介：1．簡介 本程序是用C語言編的一個基于命令行的文件合并分割器。主要用于分割和合并文件，可以按大小分或者按個數(shù)等分。支持分割和合并的批處理。其中命令行以及批處理語句有一定的規(guī)則，需要用戶學(xué)習(xí)后才能熟練使用。 2．功能 &#61548 能夠?qū)崿F(xiàn)多個文件的合并...

  標(biāo)簽： 合并 程序 C語言 命令行

  上傳時間： 2015-02-07

  上傳用戶：fhzm5658

• 用verilog語言實現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價值免費下載

  資源簡介：用verilog語言實現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價值

  標(biāo)簽： verilog nnARM ARM7 語言

  上傳時間： 2015-05-10

  上傳用戶：wanghui2438

• JICQ是用JAVA語言編寫的一個基于客戶機(jī)/服務(wù)器(C/S)模式的局域短信實時通信工具系統(tǒng)免費下載

  資源簡介：JICQ是用JAVA語言編寫的一個基于客戶機(jī)/服務(wù)器(C/S)模式的局域短信實時通信工具系統(tǒng)，系統(tǒng)采用了Microsoft公司的SQL Server 2000作為后臺數(shù)據(jù)庫，系統(tǒng)通過JDBC訪問數(shù)據(jù)庫。系統(tǒng)分為服務(wù)器程序和客戶程序兩部分，服務(wù)器與客戶間采用“傳輸控制協(xié)議”（TCP），...

  標(biāo)簽： JICQ JAVA 語言 編寫

  上傳時間： 2015-06-14

  上傳用戶：CHINA526

• 完整的用verilog語言開發(fā)的USB2.0 IP核源代碼免費下載

  資源簡介：完整的用verilog語言開發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件

  標(biāo)簽： verilog USB 2.0 IP核

  上傳時間： 2015-07-09

  上傳用戶：維子哥哥

• 基于VHDL語言描述的一個分頻器免費下載

  資源簡介：基于VHDL語言描述的一個分頻器，根據(jù)端口值，可作為四分頻，八分頻等分頻器使用。

  標(biāo)簽： VHDL 語言 分頻器

  上傳時間： 2013-12-31

  上傳用戶：集美慧

• 關(guān)于用java語言描述的數(shù)據(jù)結(jié)構(gòu)免費下載

  資源簡介：關(guān)于用java語言描述的數(shù)據(jù)結(jié)構(gòu)，是英文原版的，值得好好學(xué)習(xí)研究。

  標(biāo)簽： java 語言 數(shù)據(jù)結(jié)構(gòu)

  上傳時間： 2015-08-18

  上傳用戶：skfreeman

• 用Java語言寫的一個qq聊天軟件免費下載

  資源簡介：用Java語言寫的一個qq聊天軟件，里面有注釋以及運行效果截圖

  標(biāo)簽： Java 語言 軟件

  上傳時間： 2014-01-22

  上傳用戶：stvnash

• 流片過的risc_8051源代碼 verilog語言描述的~免費下載

  資源簡介：流片過的risc_8051源代碼 verilog語言描述的~

  標(biāo)簽： verilog risc 8051 流片

  上傳時間： 2013-11-30

  上傳用戶：英雄

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標(biāo)簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• 用verilog語言實現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在quartus5.1上仿真過免費下載

  資源簡介：用verilog語言實現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在quartus5.1上仿真過

  標(biāo)簽： verilog quartus 5.1 語言

  上傳時間： 2014-09-08

  上傳用戶：mpquest

• 用verilog語言編的正弦波發(fā)生器免費下載

  資源簡介：用verilog語言編的正弦波發(fā)生器，可以用quartusII來打開這個源碼，也可以轉(zhuǎn)換成VHDL語言

  標(biāo)簽： verilog 語言 正弦波發(fā)生器

  上傳時間： 2014-11-27

  上傳用戶：葉山豪

• 采用verilog語言描述的FIFO和雙端口RAM源代碼。免費下載

  資源簡介：采用verilog語言描述的FIFO和雙端口RAM源代碼。

  標(biāo)簽： verilog FIFO RAM 語言

  上傳時間： 2014-01-19

  上傳用戶：wxhwjf

• 基本數(shù)學(xué)運算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運算單元免費下載

  資源簡介：基本數(shù)學(xué)運算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運算單元，瑞典聯(lián)邦技術(shù)研究院（ETH）提供

  標(biāo)簽： VHDL 運算 語言

  上傳時間： 2013-12-24

  上傳用戶：1583060504

• 用verilog語言實現(xiàn)了一個8bit的超前進(jìn)位加法器免費下載

  資源簡介：用verilog語言實現(xiàn)了一個8bit的超前進(jìn)位加法器，其中包括測試文件。

  標(biāo)簽： verilog 8bit 語言 加法器

  上傳時間： 2013-12-19

  上傳用戶：alan-ee

• 一個用verilog語言編寫的用來模擬交通信號燈的程序免費下載

  資源簡介：一個用verilog語言編寫的用來模擬交通信號燈的程序，包含測試文件

  標(biāo)簽： verilog 語言 編寫 模擬

  上傳時間： 2013-12-10

  上傳用戶：pinksun9

• 一個用verilog語言實現(xiàn)的包含：鍵盤掃描免費下載

  資源簡介：一個用verilog語言實現(xiàn)的包含：鍵盤掃描，led驅(qū)動、vga視頻輸出的例子。功能為用鍵盤控制一個方塊的顯示位置。需要有fpga板子支持。

  標(biāo)簽： verilog 語言 鍵盤掃描

  上傳時間： 2014-01-10

  上傳用戶：pompey

• 用C++語言描述的數(shù)據(jù)結(jié)構(gòu)方法免費下載

  資源簡介：用C++語言描述的數(shù)據(jù)結(jié)構(gòu)方法，能夠反應(yīng)銀行存取款客戶相關(guān)信息。

  標(biāo)簽： 語言 數(shù)據(jù)結(jié)構(gòu)

  上傳時間： 2013-12-26

  上傳用戶：我們的船長

• 用c語言描述的數(shù)據(jù)結(jié)構(gòu)編寫的銀行業(yè)務(wù)模擬程序免費下載

  資源簡介：用c語言描述的數(shù)據(jù)結(jié)構(gòu)編寫的銀行業(yè)務(wù)模擬程序，能夠計算客戶停留平均時間

  標(biāo)簽： c語言 數(shù)據(jù)結(jié)構(gòu) 編寫 模擬

  上傳時間： 2013-11-26

  上傳用戶：希醬大魔王

• 用c語言描述的數(shù)據(jù)結(jié)構(gòu)算法免費下載

  資源簡介：用c語言描述的數(shù)據(jù)結(jié)構(gòu)算法，還包括一些界面設(shè)計代碼。

  標(biāo)簽： c語言 數(shù)據(jù)結(jié)構(gòu) 算法

  上傳時間： 2014-01-27

  上傳用戶：nairui21

• verilog語言描述的USB 2.0接口和新功能固件。免費下載

  資源簡介：verilog語言描述的USB 2.0接口和新功能固件。

  標(biāo)簽： verilog USB 2.0 語言

  上傳時間： 2013-12-29

  上傳用戶：xymbian

• 用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.免費下載

  資源簡介：用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.

  標(biāo)簽： verilog 語言 編寫 源代碼

  上傳時間： 2014-01-15

  上傳用戶：731140412