相 關(guān) 資 源

• 通過硬件電路實(shí)現(xiàn)免費(fèi)下載

  資源簡介：通過硬件電路實(shí)現(xiàn)，智能濕度儀。測量空氣濕度。先通過數(shù)字端，在經(jīng)過模擬電路處理，完成相應(yīng)功能。

  標(biāo)簽： 硬件 電路實(shí)現(xiàn)

  上傳時(shí)間： 2015-03-23

  上傳用戶：xhz1993

• 基于選擇進(jìn)位32位加法器的硬件電路實(shí)現(xiàn)免費(fèi)下載

  資源簡介：為了縮短加法電路運(yùn)行時(shí)間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為...

  標(biāo)簽： 進(jìn)位 加法器 硬件 電路實(shí)現(xiàn)

  上傳時(shí)間： 2013-12-19

  上傳用戶：jshailingzzh

• 使用msp430的定時(shí)器生成PWM波通過硬件濾波器實(shí)現(xiàn)DAC功能免費(fèi)下載

  資源簡介：使用msp430的定時(shí)器生成PWM波通過硬件濾波器實(shí)現(xiàn)DAC功能，一階濾波為直流電平，二階可以生成任意波形，如正弦波，鋸齒波等

  標(biāo)簽： msp 430 PWM DAC

  上傳時(shí)間： 2013-11-28

  上傳用戶：米卡

• 給出了一種以AT89S51單片機(jī)為核心, 并通過控制比較調(diào)整單元基準(zhǔn)電壓的變化來 來實(shí)現(xiàn)高可靠、小紋波和高精度電壓控制的直流數(shù)顯可調(diào)穩(wěn)壓電源的硬件電路組成和軟件設(shè) 計(jì)流程。免費(fèi)下載

  資源簡介：給出了一種以AT89S51單片機(jī)為核心, 并通過控制比較調(diào)整單元基準(zhǔn)電壓的變化來 來實(shí)現(xiàn)高可靠、小紋波和高精度電壓控制的直流數(shù)顯可調(diào)穩(wěn)壓電源的硬件電路組成和軟件設(shè) 計(jì)流程。

  標(biāo)簽： 89S S51 AT 89

  上傳時(shí)間： 2017-04-23

  上傳用戶：戀天使569

• 針對Xilinx公司FPGA的硬件電路原理與具體實(shí)現(xiàn)方法免費(fèi)下載

  資源簡介：文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點(diǎn)，對各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì)，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計(jì)利...

  標(biāo)簽： Xilinx FPGA 硬件 電路原理

  上傳時(shí)間： 2013-08-09

  上傳用戶：qiaoyue

• 本文提出了一種基于AT89S51和模數(shù)轉(zhuǎn)換芯片ADC0809的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案。主要從硬件電路設(shè)計(jì)、數(shù)據(jù)采集程序設(shè)計(jì)2個(gè)方面進(jìn)行了詳細(xì)闡述,其中硬件電路設(shè)計(jì)部分結(jié)合具體芯片免費(fèi)下載

  資源簡介：本文提出了一種基于AT89S51和模數(shù)轉(zhuǎn)換芯片ADC0809的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案。主要從硬件電路設(shè)計(jì)、數(shù)據(jù)采集程序設(shè)計(jì)2個(gè)方面進(jìn)行了詳細(xì)闡述,其中硬件電路設(shè)計(jì)部分結(jié)合具體芯片，詳細(xì)的介紹了數(shù)據(jù)采集系統(tǒng)各部分硬件接口電路的設(shè)計(jì)。設(shè)計(jì)中利用51單片機(jī)控...

  標(biāo)簽： 0809 89S ADC S51

  上傳時(shí)間： 2016-12-30

  上傳用戶：dengzb84

• 文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法免費(fèi)下載

  資源簡介：文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢 復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點(diǎn)，對各電 路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì)，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源 消耗，提高硬件利用率。設(shè)計(jì)利用Veril...

  標(biāo)簽： 硬件 電路原理 實(shí)現(xiàn)方法

  上傳時(shí)間： 2013-12-09

  上傳用戶：zq70996813

• 基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺上下載調(diào)試成功

  標(biāo)簽： FPGA 硬件電路

  上傳時(shí)間： 2013-08-30

  上傳用戶：牧羊人8920

• 基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺上下載調(diào)試成功

  標(biāo)簽： FPGA 硬件電路

  上傳時(shí)間： 2013-12-31

  上傳用戶：alan-ee

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 　　9.1.2 流程圖的設(shè)計(jì) 　　9.1.3 系統(tǒng)功能描述 　　免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 　　9.1.2 流程圖的設(shè)計(jì) 　　9.1.3 系統(tǒng)功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時(shí)模塊的詳細(xì)描述及仿真 　　9.1.6 功能模塊Verilog-HDL描述...

  標(biāo)簽： Verilog-HDL 9.1 功能描述

  上傳時(shí)間： 2015-09-16

  上傳用戶：chfanjiang

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 　　9.免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 　　9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 　　9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 　　9.2.5 task的使用...

  標(biāo)簽： Verilog-HDL LCD 9.2 顯示單元

  上傳時(shí)間： 2014-06-23

  上傳用戶：xc216

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 　　9.3.1 脈沖計(jì)數(shù)器的工作原理 　　9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.3.3 parameter的使用免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 　　9.3.1 脈沖計(jì)數(shù)器的工作原理 　　9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環(huán)語句的使用方法 　　9.3.5 系統(tǒng)函數(shù)$random的使用方法 　　9.3.6 脈...

  標(biāo)簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時(shí)間： 2013-12-14

  上傳用戶：jeffery

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計(jì)的工作原理 　　9.4.3 頻率測量模塊的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計(jì)的工作原理 　　9.4.3 頻率測量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.4.4 while循環(huán)語句的使用方法 　　9.4.5 門控信號發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9...

  標(biāo)簽： Verilog-HDL 9.4 脈沖 頻率

  上傳時(shí)間： 2013-12-01

  上傳用戶：frank1234

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計(jì)的工作原理 　　9.5.3 周期測量模塊的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計(jì)的工作原理 　　9.5.3 周期測量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.5.4 forever循環(huán)語句的使用方法 　　9.5.5 disable禁止語句的使用方法 　　9....

  標(biāo)簽： Verilog-HDL 周期 9.5 脈沖

  上傳時(shí)間： 2015-09-16

  上傳用戶：皇族傳媒

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測量的工作原理 　　9.6.2 高低電平持續(xù)時(shí)間測量模免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測量的工作原理 　　9.6.2 高低電平持續(xù)時(shí)間測量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.6.3 改進(jìn)型高低電平持續(xù)時(shí)間測量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　...

  標(biāo)簽： Verilog-HDL 低電平 9.6 時(shí)間測量

  上傳時(shí)間： 2013-11-30

  上傳用戶：chenlong

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 　　9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號 　　9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 　　9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 　　9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號 　　9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 　　9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖 　　9.7.4 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.7.5 譯碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.7.6 步進(jìn)電...

  標(biāo)簽： Verilog-HDL 步進(jìn)電機(jī)驅(qū)動(dòng) 9.7 硬件電路

  上傳時(shí)間： 2014-01-23

  上傳用戶：拔絲土豆

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 　　9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 　　9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 　　9免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 　　9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 　　9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 　　9.8.3 多個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 　　9.8.4 單個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理...

  標(biāo)簽： Verilog-HDL 漢字顯示 9.8 256

  上傳時(shí)間： 2013-12-31

  上傳用戶：l254587896

• 本例選用內(nèi)部芯片為AT45D041A的符合國際IC卡標(biāo)準(zhǔn)。配合簡單硬件電路就可以實(shí)現(xiàn)對接觸式IC卡的讀寫操作。程序是用C語言實(shí)現(xiàn)。內(nèi)有詳細(xì)解釋免費(fèi)下載

  資源簡介：本例選用內(nèi)部芯片為AT45D041A的符合國際IC卡標(biāo)準(zhǔn)。配合簡單硬件電路就可以實(shí)現(xiàn)對接觸式IC卡的讀寫操作。程序是用C語言實(shí)現(xiàn)。內(nèi)有詳細(xì)解釋，可讀性和移植性強(qiáng)。

  標(biāo)簽： 041A D041 041 45D

  上傳時(shí)間： 2014-01-23

  上傳用戶：gxmm

• 單片機(jī)實(shí)現(xiàn)mp3,包含硬件電路免費(fèi)下載

  資源簡介：單片機(jī)實(shí)現(xiàn)mp3,包含硬件電路，歡迎參考

  標(biāo)簽： mp 單片機(jī) 硬件電路

  上傳時(shí)間： 2016-02-07

  上傳用戶：qazxsw

• 本設(shè)計(jì)中選用目前應(yīng)用較廣泛的VHDL硬件電路描述語言免費(fèi)下載

  資源簡介：本設(shè)計(jì)中選用目前應(yīng)用較廣泛的VHDL硬件電路描述語言，實(shí)現(xiàn)對路口交通燈系統(tǒng)的控制器的硬件電路描述，通過編譯、仿真，并下載到CPLD器件上進(jìn)行編程制作，實(shí)現(xiàn)交通燈系統(tǒng)的控制過程。EDA技術(shù)是用于電子產(chǎn)品設(shè)計(jì)中比較先進(jìn)的技術(shù)，可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)...

  標(biāo)簽： VHDL 硬件電路 描述語言

  上傳時(shí)間： 2014-12-05

  上傳用戶：lhc9102

• 分別通過軟件法和硬件法實(shí)現(xiàn)三相交流異步電動(dòng)機(jī)SVPWM開環(huán)調(diào)速控制程序免費(fèi)下載

  資源簡介：分別通過軟件法和硬件法實(shí)現(xiàn)三相交流異步電動(dòng)機(jī)SVPWM開環(huán)調(diào)速控制程序，乃本人珍藏！

  標(biāo)簽： SVPWM 分 三相交流 軟件

  上傳時(shí)間： 2014-01-05

  上傳用戶：璇珠官人

• _TENNIS 基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：_TENNIS 基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)，有完整的 代碼，并有PDF詳細(xì)說明如何 VHDL - www_pudn_com.files

  標(biāo)簽： TENNIS FPGA 硬件電路

  上傳時(shí)間： 2013-12-10

  上傳用戶：gdgzhym

• 文章使用最新的器件CP2101 橋接器作為核心,加上UART 和RS485 的轉(zhuǎn)換芯片MAX1483 和一些附加電路IC 實(shí)現(xiàn)了USB 和RS485 轉(zhuǎn)換器的硬件電路,介紹了作為USB 和UART免費(fèi)下載

  資源簡介：文章使用最新的器件CP2101 橋接器作為核心,加上UART 和RS485 的轉(zhuǎn)換芯片MAX1483 和一些附加電路IC 實(shí)現(xiàn)了USB 和RS485 轉(zhuǎn)換器的硬件電路,介紹了作為USB 和UART 橋接器的新器件CP2101 的功能和用法,設(shè)計(jì)了在微 機(jī)平臺上與轉(zhuǎn)換器進(jìn)行通訊的軟件.

  標(biāo)簽： UART 485 USB 2101

  上傳時(shí)間： 2016-05-21

  上傳用戶：banyou

• 基于AT89C51+MAX7219的頻率計(jì) 附帶proteus仿真電路圖 實(shí)際硬件電路測試通過,大家可以免費(fèi)下載

  資源簡介：基于AT89C51+MAX7219的頻率計(jì) 附帶proteus仿真電路圖 實(shí)際硬件電路測試通過,大家可以

  標(biāo)簽： proteus 7219 MAX AT

  上傳時(shí)間： 2013-12-20

  上傳用戶：yy541071797

• 基于VHDL的樂曲演奏硬件電路,基于AT的FPGA,由Quartus2編譯通過免費(fèi)下載

  資源簡介：基于VHDL的樂曲演奏硬件電路,基于AT的FPGA,由Quartus2編譯通過

  標(biāo)簽： Quartus2 VHDL FPGA 硬件電路

  上傳時(shí)間： 2014-08-29

  上傳用戶：tyler

• 通過fastchip來實(shí)現(xiàn)LED硬件的連接免費(fèi)下載

  資源簡介：通過fastchip來實(shí)現(xiàn)LED硬件的連接，然后通過編寫相應(yīng)的C程序控制邏輯控制其發(fā)光或熄滅。

  標(biāo)簽： fastchip LED 硬件 連接

  上傳時(shí)間： 2016-08-01

  上傳用戶：yuchunhai1990

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合免費(fèi)下載

  資源簡介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合

  標(biāo)簽： verilog VHDL HDL 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測量與顯示免費(fèi)下載

  資源簡介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測量與顯示

  標(biāo)簽： Verilog-HDL 9.4 硬件電路 測量

  上傳時(shí)間： 2013-12-27

  上傳用戶：wangchong

• 傳感器采樣電路。該硬件電路在實(shí)際電路中已經(jīng)實(shí)現(xiàn)免費(fèi)下載

  資源簡介：傳感器采樣電路。該硬件電路在實(shí)際電路中已經(jīng)實(shí)現(xiàn)

  標(biāo)簽： 傳感器 采樣電路 硬件電路 電路

  上傳時(shí)間： 2014-11-28

  上傳用戶：zhengjian

• 基于ISD4004 的錄音系統(tǒng)。該設(shè)計(jì)通過對ISD4004 語音芯片的介紹,使讀者熟悉了1SD4004 的基本應(yīng)用。同時(shí)給出了單片機(jī)控制下的硬件電路和軟件設(shè)計(jì),使讀者對系統(tǒng)有一個(gè)詳細(xì)的了解。免費(fèi)下載

  資源簡介：基于ISD4004 的錄音系統(tǒng)。該設(shè)計(jì)通過對ISD4004 語音芯片的介紹,使讀者熟悉了1SD4004 的基本應(yīng)用。同時(shí)給出了單片機(jī)控制下的硬件電路和軟件設(shè)計(jì),使讀者對系統(tǒng)有一個(gè)詳細(xì)的了解。

  標(biāo)簽： 4004 ISD 1SD SD

  上傳時(shí)間： 2014-11-24

  上傳用戶：thesk123