VERILOG五POSPHY LEVEL3電路描述，可綜合,已經(jīng)過(guò)檢驗(yàn).
資源簡(jiǎn)介：VERILOG五POSPHY LEVEL3電路描述，可綜合,已經(jīng)過(guò)檢驗(yàn).
上傳時(shí)間： 2014-01-06
上傳用戶：xymbian
資源簡(jiǎn)介：簡(jiǎn)單的VERILOG五分頻電路描述，可綜合。已經(jīng)過(guò)檢驗(yàn)
上傳時(shí)間： 2014-01-17
上傳用戶：netwolf
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡(jiǎn)單的可編程單脈沖發(fā)生器 9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 9.1.2 流程圖的設(shè)計(jì) 9.1.3 系統(tǒng)功能描述 9.1.4 邏輯框圖 9.1.5 延時(shí)模塊的詳細(xì)描述及仿真 9.1.6 功能模塊VERILOG-HDL描述...
上傳時(shí)間： 2015-09-16
上傳用戶：chfanjiang
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 9.3.1 脈沖計(jì)數(shù)器的工作原理 9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.3.3 parameter的使用方法 9.3.4 repeat循環(huán)語(yǔ)句的使用方法 9.3.5 系統(tǒng)函數(shù)$random的使用方法 9.3.6 脈...
上傳時(shí)間： 2013-12-14
上傳用戶：jeffery
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測(cè)量與顯示 9.4.1 脈沖頻率的測(cè)量原理 9.4.2 頻率計(jì)的工作原理 9.4.3 頻率測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.4.4 while循環(huán)語(yǔ)句的使用方法 9.4.5 門控信號(hào)發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 9...
上傳時(shí)間： 2013-12-01
上傳用戶：frank1234
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測(cè)量與顯示 9.5.1 脈沖周期的測(cè)量原理 9.5.2 周期計(jì)的工作原理 9.5.3 周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.5.4 forever循環(huán)語(yǔ)句的使用方法 9.5.5 disable禁止語(yǔ)句的使用方法 9....
上傳時(shí)間： 2015-09-16
上傳用戶：皇族傳媒
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測(cè)量與顯示 9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測(cè)量的工作原理 9.6.2 高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.6.3 改進(jìn)型高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) ...
上傳時(shí)間： 2013-11-30
上傳用戶：chenlong
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號(hào) 9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖 9.7.4 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.7.5 譯碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 9.7.6 步進(jìn)電...
上傳時(shí)間： 2014-01-23
上傳用戶：拔絲土豆
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 9.2.5 task的使用...
上傳時(shí)間： 2014-06-23
上傳用戶：xc216
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 9.8.3 多個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 9.8.4 單個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理...
上傳時(shí)間： 2013-12-31
上傳用戶：l254587896
資源簡(jiǎn)介：這是一個(gè)五分頻電路設(shè)計(jì)，而且占空比為50％，設(shè)計(jì)有一定巧妙
上傳時(shí)間： 2015-11-03
上傳用戶：lx9076
資源簡(jiǎn)介：本設(shè)計(jì)中選用目前應(yīng)用較廣泛的VHDL硬件電路描述語(yǔ)言，實(shí)現(xiàn)對(duì)路口交通燈系統(tǒng)的控制器的硬件電路描述，通過(guò)編譯、仿真，并下載到CPLD器件上進(jìn)行編程制作，實(shí)現(xiàn)交通燈系統(tǒng)的控制過(guò)程。EDA技術(shù)是用于電子產(chǎn)品設(shè)計(jì)中比較先進(jìn)的技術(shù)，可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)...
上傳時(shí)間： 2014-12-05
上傳用戶：lhc9102
資源簡(jiǎn)介：基于VERILOG-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測(cè)量與顯示
上傳時(shí)間： 2013-12-27
上傳用戶：wangchong
資源簡(jiǎn)介：EM4094遠(yuǎn)距離讀卡器,大家看看。電路描述很詳細(xì)的，不過(guò)是英文
上傳時(shí)間： 2014-01-02
上傳用戶：yepeng139
資源簡(jiǎn)介：VERILOG設(shè)計(jì)經(jīng)驗(yàn)點(diǎn)滴 因?yàn)閂ERILOG是一種硬件描述語(yǔ)言，所以在寫VERILOG語(yǔ)言時(shí)，首先要有所要寫的module在硬件上如何實(shí)現(xiàn)的概念，而不是去想編譯器如何去解釋這個(gè)module
上傳時(shí)間： 2013-12-14
上傳用戶：愛死愛死
資源簡(jiǎn)介：時(shí)序電路描述
上傳時(shí)間： 2014-01-02
上傳用戶：jing911003
資源簡(jiǎn)介：第五版模擬電路課后習(xí)題答案，詳解，全套，康華光
上傳時(shí)間： 2017-06-11
上傳用戶：spzpz
資源簡(jiǎn)介：代碼風(fēng)格有兩層含義：其一是VERILOG的代碼書寫習(xí)慣；另一個(gè)則是對(duì)于一特定電路，用哪一種形式的語(yǔ)言描述，才能將電路描述得更準(zhǔn)確，綜合以后產(chǎn)生的電路更為合理
上傳時(shí)間： 2013-12-23
上傳用戶：
資源簡(jiǎn)介：本書首先概述了數(shù)字集成電路發(fā)展的歷史與未來(lái)，指出了硬件描述語(yǔ)言 ( HDL) 在設(shè)計(jì)數(shù)字電路中所起的作用，并系統(tǒng)概要地講解了VERILOG HDL的語(yǔ)法要點(diǎn)。在此基礎(chǔ)上，本書以 VERILOG HDL為工具,介紹了幾種描述電路的方法與技巧， 列舉了幾個(gè)典型電路的描述實(shí)例， ...
上傳時(shí)間： 2022-07-11
上傳用戶：
資源簡(jiǎn)介：VERILOG 教程，介紹了用VERILOG語(yǔ)言寫硬件電路的描述語(yǔ)言。內(nèi)容詳細(xì)豐富！！是一不不錯(cuò)的教程
上傳時(shí)間： 2015-06-27
上傳用戶：天誠(chéng)24
資源簡(jiǎn)介：隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對(duì)未來(lái)星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡(jiǎn)化設(shè)計(jì)流程并且提高部件的可重用性，在目前的SoC設(shè)計(jì)中引入了稱之為平臺(tái)的體系結(jié)構(gòu)模板，用它來(lái)描述采用已有的標(biāo)準(zhǔn)核來(lái)開發(fā)SoC的方法。在星載電子系統(tǒng)...
上傳時(shí)間： 2013-06-07
上傳用戶：tccc
資源簡(jiǎn)介：·本書從用戶的角度全面闡述了VERILOG HDL語(yǔ)言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了VERILOG 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用VERILOG語(yǔ)言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語(yǔ)法。全書從基本概念講起，并逐漸過(guò)渡到編程語(yǔ)言接口以及...
上傳時(shí)間： 2013-04-24
上傳用戶：gyq
資源簡(jiǎn)介：VERILOG代碼風(fēng)格的簡(jiǎn)單描述，適合初學(xué)者學(xué)習(xí)
上傳時(shí)間： 2015-12-15
上傳用戶：mingrw
資源簡(jiǎn)介：力學(xué)教學(xué)課程 pdf版
上傳時(shí)間： 2013-06-29
上傳用戶：eeworm
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬(wàn)門至上千萬(wàn)門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越...
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
資源簡(jiǎn)介：The NE564 contains the functional blocks shown in Figure 1. Inaddition to the normal PLL functio
上傳時(shí)間： 2013-06-21
上傳用戶：gxf2016
資源簡(jiǎn)介：圖像增強(qiáng)技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項(xiàng)重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴(kuò)大，快速、實(shí)時(shí)圖像處理技術(shù)成為研究的熱點(diǎn)。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編...
上傳時(shí)間： 2013-06-16
上傳用戶：songrui
資源簡(jiǎn)介：本文利用VERILOG HDL語(yǔ)言在FPGA上實(shí)現(xiàn)IC總線的規(guī)范，又簡(jiǎn)要介紹了Quartus Ⅱ設(shè)計(jì)環(huán)境和設(shè)計(jì)方法，以及FPGA的設(shè)計(jì)流程。在此基礎(chǔ)上，重點(diǎn)介紹了I
上傳時(shí)間： 2013-04-24
上傳用戶：ajaxmoon
資源簡(jiǎn)介：·本書是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——復(fù)雜數(shù)字邏輯系統(tǒng)的VERILOG HDL設(shè)計(jì)技術(shù)和方法》的配套用書。主要內(nèi)容包括12個(gè)實(shí)驗(yàn)練習(xí)和VERILOG的語(yǔ)法手冊(cè)。各個(gè)實(shí)驗(yàn)由淺入深，從簡(jiǎn)單到復(fù)雜，介紹了用VERILOG語(yǔ)言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù)，有較強(qiáng)的實(shí)踐...
上傳時(shí)間： 2013-06-30
上傳用戶：萬(wàn)有引力
資源簡(jiǎn)介：·?摘要：? 介紹了RS485串行通信標(biāo)準(zhǔn)及其接口芯片MAX485,給出了PC與多臺(tái)TMS320LF2407 DSP之間串行遠(yuǎn)程數(shù)據(jù)通訊接口電路.描述了公寓智能供電管理系統(tǒng)中上下微機(jī)之間的通訊協(xié)議及串行通信軟件.??
上傳時(shí)間： 2013-04-24
上傳用戶：asasasas
