相 關 資 源

• 16位快速加法器verilong實現(xiàn)免費下載

  資源簡介：16位快速加法器verilong實現(xiàn)，很值得一看~

  標簽： verilong 加法器

  上傳時間： 2014-01-01

  上傳用戶：zhouli

• VHDL語言實現(xiàn)的16位快速乘法器免費下載

  資源簡介：VHDL語言實現(xiàn)的16位快速乘法器

  標簽： VHDL 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 16位高速加法器免費下載

  資源簡介：16位高速加法器，采用verilog語言編寫，已經(jīng)成功仿真，能夠運行

  標簽： 加法器

  上傳時間： 2013-12-24

  上傳用戶：aix008

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.

  標簽： Verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• 高達16位加法器的實現(xiàn)免費下載

  資源簡介：高達16位加法器的實現(xiàn)，工作環(huán)境在ISE，modesim，該例程較為詳細！

  標簽： 高達 加法器

  上傳時間： 2014-06-19

  上傳用戶：小寶愛考拉

• veriog實現(xiàn)的128位高速加法器免費下載

  資源簡介：veriog實現(xiàn)的128位高速加法器，fpga實現(xiàn)

  標簽： veriog 128 加法器

  上傳時間： 2013-11-29

  上傳用戶：zhenyushaw

• 在ISE下用verilog開發(fā)的16位進位現(xiàn)行加法器免費下載

  資源簡介：在ISE下用verilog開發(fā)的16位進位現(xiàn)行加法器

  標簽： verilog ISE 進位 加法器

  上傳時間： 2013-12-17

  上傳用戶：維子哥哥

• 8位加法器的實現(xiàn)免費下載

  資源簡介：8位加法器的實現(xiàn)，非流水線結構，很不錯。我測試過，效率比較高

  標簽： 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：bcjtao

• [VHDL經(jīng)典設計26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][免費下載

  資源簡介：[VHDL經(jīng)典設計26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][1...

  標簽： xilinx VHDL 01 02

  上傳時間： 2014-09-06

  上傳用戶：han_zh

• 8位加法器的實現(xiàn)免費下載

  資源簡介：8位加法器的實現(xiàn)，仿真通過，并且包括仿真文件，在quartusii7.1下調(diào)試通過

  標簽： 8位 加法器

  上傳時間： 2016-06-30

  上傳用戶：xuan‘nian

• 用vhdl語言 來實現(xiàn) 四位并行加法器的功能 是本科生的必學內(nèi)容免費下載

  資源簡介：用vhdl語言 來實現(xiàn) 四位并行加法器的功能 是本科生的必學內(nèi)容

  標簽： vhdl 語言 并行 加法器

  上傳時間： 2016-10-27

  上傳用戶：xg262122

• 加法器是實現(xiàn)兩個二進制數(shù)相加運算的 基本單元電路。8 位加法器就是實現(xiàn)兩個8 位 二進制相加,同時加上低位進位的運算電路。免費下載

  資源簡介：加法器是實現(xiàn)兩個二進制數(shù)相加運算的 基本單元電路。8 位加法器就是實現(xiàn)兩個8 位 二進制相加,同時加上低位進位的運算電路。

  標簽： 加法器 二進制數(shù) 二進制 運算

  上傳時間： 2016-12-29

  上傳用戶：lx9076

• 4位二進制加法器免費下載

  資源簡介：4位二進制加法器，vhdl實現(xiàn),外帶譯碼器部分，清晰簡潔，可讀性好

  標簽： 二進制 加法器

  上傳時間： 2017-07-03

  上傳用戶：1101055045

• MATLAB環(huán)境下PC機與16位單片機串行通信實現(xiàn)免費下載

  資源簡介：MATLAB環(huán)境下PC機與16位單片機串行通信實現(xiàn)

  標簽： MATLAB 環(huán)境 PC機 位單片機

  上傳時間： 2013-12-19

  上傳用戶：zhoujunzhen

• 這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.

  標簽： vhdl 進位 加法器 代碼

  上傳時間： 2014-01-03

  上傳用戶：klin3139

• 16位單片機接以太網(wǎng)芯片實現(xiàn)web功能。免費下載

  資源簡介：16位單片機接以太網(wǎng)芯片實現(xiàn)web功能。

  標簽： web 位單片機 以太網(wǎng) 芯片

  上傳時間： 2015-07-23

  上傳用戶：qunquan

• 8位的加法器設計免費下載

  資源簡介：8位的加法器設計，分4個工程完成的，用的是Quartus II軟件。

  標簽： 8位 加法器

  上傳時間： 2014-01-20

  上傳用戶：myworkpost

• 64位verilog加法器免費下載

  資源簡介：64位verilog加法器，希望對大家有幫助

  標簽： verilog 加法器

  上傳時間： 2016-05-24

  上傳用戶：zhengjian

• 用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器免費下載

  資源簡介：用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器

  標簽： VHDL BCD 加法器

  上傳時間： 2016-07-12

  上傳用戶：英雄

• 一個帶overflow功能的加法器的實現(xiàn)免費下載

  資源簡介：一個帶overflow功能的加法器的實現(xiàn)，采用Matlab+Simulink

  標簽： overflow 加法器

  上傳時間： 2013-12-05

  上傳用戶：小儒尼尼奧

• 基于BOOTH的32位快速乘法器的設計源碼免費下載

  資源簡介：基于BOOTH的32位快速乘法器的設計源碼

  標簽： BOOTH 乘法器 源碼

  上傳時間： 2013-12-12

  上傳用戶：pinksun9

• 16位CRC的c語言實現(xiàn)。并編寫了測試程序免費下載

  資源簡介：16位CRC的c語言實現(xiàn)。并編寫了測試程序，驗證了程序的準確性

  標簽： CRC c語言 編寫 測試程序

  上傳時間： 2014-12-02

  上傳用戶：ZJX5201314

• 22位流水線加法器免費下載

  資源簡介：22位流水線加法器，altera公司仿真壞境可用。

  標簽： 流水線加法器

  上傳時間： 2013-12-18

  上傳用戶：日光微瀾

• 2位并行加法器初學者必看初步了解FPGA免費下載

  資源簡介：2位并行加法器初學者必看初步了解FPGA

  標簽： FPGA 并行 加法器 初學者

  上傳時間： 2013-11-25

  上傳用戶：天誠24

• 32位單精度加法器免費下載

  資源簡介：32位單精度加法器，在嵌入式可能會用的到

  標簽： 加法器

  上傳時間： 2015-12-01

  上傳用戶：mrchenyin

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 八位全加器免費下載

  資源簡介：八位全加器，實現(xiàn)自動加法，哈哈哈，大家共享

  標簽： 全加器

  上傳時間： 2013-12-16

  上傳用戶：zhangjinzj

• 長整數(shù)加法器免費下載

  資源簡介：長整數(shù)加法器，實現(xiàn)長整數(shù)加法。開發(fā)環(huán)境為C++。

  標簽： 整數(shù) 加法器

  上傳時間： 2013-12-22

  上傳用戶：zhaoq123

• 此程序采用VHDL語言免費下載

  資源簡介：此程序采用VHDL語言，完成在16位十六進制加法器的基礎上將輸出進行BCD碼轉換，實現(xiàn)輸出是BCD碼的16位二進制加法器

  標簽： VHDL 程序 語言

  上傳時間： 2016-06-18

  上傳用戶：小鵬

• verilog實現(xiàn)16*16位乘法器免費下載

  資源簡介：verilog實現(xiàn)16*16位乘法器，帶測試文件

  標簽： verilog 16 乘法器

  上傳時間： 2013-12-18

  上傳用戶：天誠24