38譯碼器的設計，使用vhdl設計譯碼器，可以下載到開發板上看結果
資源簡介：38譯碼器的設計，使用vhdl設計譯碼器，可以下載到開發板上看結果
上傳時間： 2013-12-17
上傳用戶：lnnn30
資源簡介：Turbo碼是一類并行級聯的系統卷積碼，它是在綜合級聯碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎上的一種創新。Turbo碼的基本原理是通過對編碼器結構的巧妙設計，多個子碼通過交織器隔離進行并行級聯編碼輸出，增大了碼距。譯碼器則以類似...
上傳時間： 2013-04-24
上傳用戶：shanml
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-10-17
上傳用戶：cc1915
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-12-13
上傳用戶：yzhl1988
資源簡介：基于VHDL語言的HDB3碼編譯碼器的設計 HDB3 碼的全稱是三階高密度雙極性碼，它是數字基帶傳輸中的一種重要碼型，具有頻譜中無直流分量、能量集中、提取位同步信息方便等優點。HDB3 碼是在AMI碼(極性交替轉換碼)的基礎上發展起來的，解決了AMI碼在連0碼過多時...
上傳時間： 2015-12-21
上傳用戶：jeffery
資源簡介：<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計
上傳時間： 2013-11-30
上傳用戶：lizhen9880
資源簡介：程序提供了一種高效簡單的38譯碼器的算法，非常實用
上傳時間： 2016-11-14
上傳用戶：ainimao
資源簡介：精通verilog HDL語言編程源碼9——RS(204,188)譯碼器的設計
上傳時間： 2013-12-20
上傳用戶：獨孤求源
資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
上傳時間： 2017-01-24
上傳用戶：縹緲
資源簡介：卷積編碼器和viterbi譯碼器的設計與仿真
上傳時間： 2013-12-25
上傳用戶：yoleeson
資源簡介：基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片：CycloneII EP2C35F672C6
上傳時間： 2014-01-17
上傳用戶：banyou
資源簡介：基于vhdl的hdb3編譯碼器的設計與實現
上傳時間： 2014-01-13
上傳用戶：2525775
資源簡介：2_1_9_軟判決Viterbi譯碼器的設計與FPGA實現論文
上傳時間： 2018-03-26
上傳用戶：laurentnov
資源簡介：Viterbi譯碼器的設計與FPGA實現
上傳時間： 2018-03-26
上傳用戶：laurentnov
資源簡介：Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的...
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
資源簡介：本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...
上傳時間： 2013-04-24
上傳用戶：181992417
資源簡介：卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器...
上傳時間： 2013-07-23
上傳用戶：葉山豪
資源簡介：三篇關于Viterbi FPGA編譯碼器的優化設計文檔： 1、Viterbi譯碼器的FPGA設計實現與優化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現.pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
資源簡介： 本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的...
上傳時間： 2013-07-30
上傳用戶：13913148949
資源簡介：無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現線纜故...
上傳時間： 2013-06-19
上傳用戶：xinzhch
資源簡介：卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設...
上傳時間： 2013-06-24
上傳用戶：myworkpost
資源簡介：本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯...
上傳時間： 2013-04-24
上傳用戶：waizhang
資源簡介：研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信...
上傳時間： 2013-08-01
上傳用戶：lili123
資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界...
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-28
上傳用戶：d815185728
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-08
上傳用戶：回電話#
資源簡介：這是一個有關哈夫曼編/譯碼器的課程設計， 原題參見青華大學出版社出版、嚴巍敏主編的數據結構題集（c語言版）
上傳時間： 2014-01-27
上傳用戶：fandeshun
資源簡介：7段數碼顯示譯碼器圖形設計.doc!!!需要的快下哦
上傳時間： 2014-01-03
上傳用戶：ddddddos
資源簡介：使用Verilog硬件描述語言編程的38譯碼器，包含測試描述
上傳時間： 2014-01-23
上傳用戶：cc1015285075
資源簡介：介紹了viterbi譯碼器的編解碼器的設計，包括decoder.v,encoder.v.control.v,ram.v等，壓縮 包里面有pdf說明
上傳時間： 2013-12-20
上傳用戶：zhichenglu
