數(shù)字秒表的設(shè)計(jì)，reset為歸零設(shè)置，start為重新計(jì)時(shí)設(shè)置
資源簡(jiǎn)介：用verilog實(shí)現(xiàn)了一個(gè)數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2015-11-15
上傳用戶：小眼睛LSL
資源簡(jiǎn)介：VHD設(shè)計(jì)實(shí)例8位加法器的設(shè)計(jì)分頻電路數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2014-08-10
上傳用戶：yyq123456789
資源簡(jiǎn)介：數(shù)字秒表的設(shè)計(jì)，reset為歸零設(shè)置，start為重新計(jì)時(shí)設(shè)置
上傳時(shí)間： 2013-12-12
上傳用戶：xieguodong1234
資源簡(jiǎn)介：1 8位加法器的設(shè)計(jì) 2 分頻電路 3 數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2014-01-02
上傳用戶：hn891122
資源簡(jiǎn)介：數(shù)字秒表的設(shè)計(jì)，設(shè)計(jì)并調(diào)試一個(gè)計(jì)時(shí)范圍為0.01秒~1小時(shí)的數(shù)字秒表，并用實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)進(jìn)行硬件驗(yàn)證。有詳細(xì)步驟和源碼。
上傳時(shí)間： 2013-12-12
上傳用戶：我干你啊
資源簡(jiǎn)介：本設(shè)計(jì)要實(shí)現(xiàn)一個(gè)具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下: 1. 正確顯示年、月、日 2. 正確顯示時(shí)、分、秒 3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性
上傳時(shí)間： 2013-12-18
上傳用戶：caixiaoxu26
資源簡(jiǎn)介：數(shù)字秒表的整個(gè)設(shè)計(jì)以及程序．波形仿真都在里面的了
上傳時(shí)間： 2016-02-23
上傳用戶：chongcongying
資源簡(jiǎn)介：數(shù)字秒表的VHDL設(shè)計(jì),能精確到百分秒,在6位數(shù)碼管上顯示,分別有秒,分,小時(shí),通過(guò)目標(biāo)芯片EPF10KLC84-4驗(yàn)證
上傳時(shí)間： 2016-09-23
上傳用戶：851197153
資源簡(jiǎn)介：提供一個(gè)數(shù)字秒表的EDA設(shè)計(jì)實(shí)例，內(nèi)故有VHDL源代碼，并有運(yùn)行仿真圖。
上傳時(shí)間： 2014-01-25
上傳用戶：whenfly
資源簡(jiǎn)介：一個(gè)用FPGA語(yǔ)言設(shè)計(jì)數(shù)字秒表的程序，有相關(guān)的源程序和說(shuō)明
上傳時(shí)間： 2013-12-22
上傳用戶：cccole0605
資源簡(jiǎn)介：基于單片機(jī)的數(shù)字電子秒表的設(shè)計(jì)與實(shí)現(xiàn)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2021-12-05
上傳用戶：jiabin
資源簡(jiǎn)介：多功能秒表的設(shè)計(jì)，VHDL實(shí)現(xiàn)，對(duì)學(xué)習(xí)數(shù)字邏輯的同學(xué)有幫助。
上傳時(shí)間： 2017-03-04
上傳用戶：1101055045
資源簡(jiǎn)介：·基于MATLAB的FIR帶阻數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：huyanju
資源簡(jiǎn)介：在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對(duì)時(shí)序控制的抽象度也相應(yīng)提高，因此在設(shè)計(jì)中較難把握，但在理解RTL電路時(shí)序模型的基礎(chǔ)上，采用合理的設(shè)計(jì)方法在設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)是行之有效的，通過(guò)許多設(shè)計(jì)實(shí)例證明采用這種方...
上傳時(shí)間： 2013-08-18
上傳用戶：nairui21
資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶：問(wèn)題問(wèn)題
資源簡(jiǎn)介：基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
上傳時(shí)間： 2013-09-02
上傳用戶：ifree2016
資源簡(jiǎn)介：ＦＰＧＡ數(shù)字鐘的設(shè)計(jì)，用VHDL語(yǔ)言編程，max+plus仿真，可在實(shí)際電路中驗(yàn)證
上傳時(shí)間： 2013-09-02
上傳用戶：packlj
資源簡(jiǎn)介：該文檔詳細(xì)介紹數(shù)字鐘的設(shè)計(jì)
上傳時(shí)間： 2013-11-05
上傳用戶：wqq123456
資源簡(jiǎn)介：數(shù)字鬧鐘的設(shè)計(jì)
上傳時(shí)間： 2013-11-01
上傳用戶：huyanju
資源簡(jiǎn)介：講述高速數(shù)字電路的設(shè)計(jì)和布線原理，有很多具體的技巧和經(jīng)驗(yàn)
上傳時(shí)間： 2015-03-15
上傳用戶：aeiouetla
資源簡(jiǎn)介：65位FIR數(shù)字濾波器的設(shè)計(jì)~~其中有通過(guò)仿真得出得數(shù)據(jù) ~可以通過(guò)數(shù)據(jù)輸入完成濾波實(shí)驗(yàn)~對(duì)數(shù)字濾波器得整個(gè)算法進(jìn)行了分析包括輸入分組相加 然后相乘得過(guò)程
上傳時(shí)間： 2014-11-27
上傳用戶：hgy9473
資源簡(jiǎn)介：指令譯碼電路的設(shè)計(jì)。 主要用在數(shù)字電路的設(shè)計(jì)中。 所用語(yǔ)言為Verilog HDL.
上傳時(shí)間： 2015-05-02
上傳用戶：h886166
資源簡(jiǎn)介：數(shù)字濾波的設(shè)計(jì):FIR濾波器,設(shè)計(jì)濾波器采樣頻率為600hz，截止頻率200hz的高通濾波器
上傳時(shí)間： 2013-11-29
上傳用戶：watch100
資源簡(jiǎn)介：基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
上傳時(shí)間： 2015-06-09
上傳用戶：huql11633
資源簡(jiǎn)介：ＦＰＧＡ數(shù)字鐘的設(shè)計(jì)，用VHDL語(yǔ)言編程，max+plus仿真，可在實(shí)際電路中驗(yàn)證
上傳時(shí)間： 2015-07-25
上傳用戶：924484786
資源簡(jiǎn)介：無(wú)限沖激響應(yīng)數(shù)字濾波器的設(shè)計(jì)中的各個(gè)例子的程序，希望對(duì)大家有用
上傳時(shí)間： 2015-08-15
上傳用戶：stvnash
資源簡(jiǎn)介：數(shù)字電子鐘的設(shè)計(jì)報(bào)告！對(duì)“模擬電子技術(shù)”，“數(shù)字電子技術(shù)”課程的理論知識(shí)進(jìn)行總結(jié)
上傳時(shí)間： 2015-08-21
上傳用戶：CSUSheep
資源簡(jiǎn)介：介紹8位加法器、分頻電路、數(shù)字秒表的PPT，帶源碼，解釋詳細(xì)，一步一步學(xué)習(xí)，是學(xué)習(xí)VHDL的好
上傳時(shí)間： 2013-12-23
上傳用戶：Divine
資源簡(jiǎn)介：無(wú)限脈沖數(shù)字濾波器的設(shè)計(jì)系列。本程序?yàn)榈屯V波器。歡迎切磋。
上傳時(shí)間： 2014-01-17
上傳用戶：日光微瀾
資源簡(jiǎn)介：無(wú)限脈沖數(shù)字濾波器的設(shè)計(jì)系列。本程序?yàn)閹V波器。歡迎切磋。
上傳時(shí)間： 2015-09-16
上傳用戶：sevenbestfei
