使用Vhdl語言實現數字電路全加器功能，算法比較簡單，供初學者參考。
資源簡介：使用Vhdl語言實現數字電路全加器功能，算法比較簡單，供初學者參考。
上傳時間： 2013-12-10
上傳用戶：lhw888
資源簡介：本文詳細分析了COOLRUNNER系列CPLD的結構,特點及功能,使用Vhdl語言實現數字邏輯,實現了水下沖擊波記錄儀電路的數字電路部分.
上傳時間： 2013-12-18
上傳用戶：shawvi
資源簡介：基于eda中Vhdl語言的一位全加器的設計，詳細的設計過程和實驗現象，相互學習
上傳時間： 2014-01-15
上傳用戶：baiom
資源簡介：用Vhdl語言設計四位全加器，有低位進位和高位進位。
上傳時間： 2013-12-26
上傳用戶：6546544
資源簡介：用Vhdl語言采用串行方法實現用1位全加器實現4位全加器
上傳時間： 2016-05-27
上傳用戶：hongmo
資源簡介：此程序是用Vhdl硬件描述語言編寫的,實現四位全加器的功能
上傳時間： 2017-01-07
上傳用戶：天誠24
資源簡介：Vhdl語言100例詳解。詳細講解了用Vhdl語言進行數字電路和數字系統設計的知識。用100個實例，不僅進行基礎的門電路設計，而且還有較為復雜的數字系統設計。這些實例可以直接被調用。
上傳時間： 2014-01-07
上傳用戶：lhw888
資源簡介：用Vhdl編寫的8位全加器,數字分頻器等程序
上傳時間： 2013-12-16
上傳用戶：ztj182002
資源簡介：Vhdl實現四位全加器，適合初學者，源程序下載
上傳時間： 2013-12-30
上傳用戶：xsnjzljj
資源簡介：使用Vhdl語言進行數字鎖相環的設計，pdf格式，可以打開
上傳時間： 2014-11-01
上傳用戶：努力努力再努力
資源簡介：通過Vhdl實現4位全加器，8位全加器，和8位通用寄存器的設計
上傳時間： 2014-01-11
上傳用戶：lanwei
資源簡介：使用Vhdl語言實現計數器功能 ……使用Vhdl語言實現計數器功能
上傳時間： 2017-07-15
上傳用戶：源碼3
資源簡介：synplify環境下 實現 全加器 功能
上傳時間： 2014-01-13
上傳用戶：邶刖
資源簡介：用Vhdl語言實現8-3線編碼器，16-4線編碼器
上傳時間： 2016-10-21
上傳用戶：阿四AIR
資源簡介：Vhdl語言實現的hdb3編解碼的功能，已完成調試。
上傳時間： 2013-12-21
上傳用戶：wweqas
資源簡介：自己使用Vhdl語言編寫的24位寄存器.主要用于DDS中
上傳時間： 2013-12-27
上傳用戶：ynwbosss
資源簡介：一個用Vhdl語言編寫的全加器，是數字電路EDA設計的一個例子，可能不太特別，但是應該可以用一下的。
上傳時間： 2014-10-29
上傳用戶：ayfeixiao
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用Vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用...
上傳時間： 2014-01-02
上傳用戶：LIKE
資源簡介：使用Vhdl語言描述的單精度浮點處理器。源代碼來自國外網站?？蓪崿F單精度浮點數的加減乘運算。
上傳時間： 2016-05-04
上傳用戶：xg262122
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用Vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
上傳時間： 2013-12-26
上傳用戶：qwe1234
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用Vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
上傳時間： 2013-08-11
上傳用戶：hn891122
資源簡介：1.高精度數字秒表（0.01秒的Vhdl語言實現） 2.具有定時，暫停，按鍵隨機存儲，翻頁回放功能； 3.對30M時鐘分頻產生顯示掃描時鐘 4.精度高達0.01s,并且可以通過改變主頻來更改分頻比和記數間隔，可控性高。 5.模塊化設計，其中的許多函數可以成為Vhdl語言...
上傳時間： 2015-08-16
上傳用戶：waitingfy
資源簡介：用Vhdl語言實現一個10秒倒計時電路，要求使用8*8點陣顯示計時結果
上傳時間： 2013-12-09
上傳用戶：aa54
資源簡介：采用Vhdl語言實現正弦波形的生成。主要使用的dds技術。
上傳時間： 2013-08-09
上傳用戶：aeiouetla
資源簡介：全加器的Vhdl程序實現及仿真
上傳時間： 2014-01-13
上傳用戶：hoperingcong
資源簡介：利用Vhdl語言實現單片簡易自動量程數字頻率計
上傳時間： 2013-12-26
上傳用戶：GHF
資源簡介：全加器的詳細設計思路和用Vhdl語言編寫的詳細源代碼
上傳時間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡介：利用Vhdl語言實現單穩觸發電路，穩態時間為系統時鐘的整數倍。
上傳時間： 2015-06-01
上傳用戶：wang0123456789
資源簡介：數字系統設計實例.pdf,Vhdl語言實現，7.1 半整數分頻器的設計7.2 音樂發生器7.3 2FSK/2PSK信號產生器7.4 實用多功能電子表7.5 交通燈控制器 7.6 數字頻率計.值得一看。
上傳時間： 2015-08-31
上傳用戶：lhw888
資源簡介：用Vhdl語言實現DDS直接數字頻率合成器的設計，采用正弦RAM表，可實現頻率可控的正弦數字信號，編譯、仿真通過。
上傳時間： 2014-01-04
上傳用戶：蟲蟲蟲蟲蟲蟲
