VHDL基礎 數據對象 搶答器 適合新手
資源簡介：VHDL基礎 數據對象 搶答器 適合新手
上傳時間： 2014-01-02
上傳用戶：wsf950131
資源簡介：用VHDL設計四人搶答器,VHDL學習的基礎，很好用
上傳時間： 2017-09-25
上傳用戶：lizhen9880
資源簡介：VHDL編寫的智力搶答器程序，比較簡單，僅供參考
上傳時間： 2015-08-15
上傳用戶：zhuyibin
資源簡介：JSP教材,從基礎入手,是一本適合新手的初級教材.
上傳時間： 2016-03-17
上傳用戶：hebmuljb
資源簡介：VHDL的四人搶答器，希望對大家有所幫助啊，
上傳時間： 2013-12-09
上傳用戶：極客
資源簡介：基于VHDL的數字競賽搶答器的設計及其仿真
上傳時間： 2017-05-10
上傳用戶：1109003457
資源簡介：RS232數據發送器,適合于VHDL的初學者參考
上傳時間： 2014-01-13
上傳用戶：yepeng139
資源簡介：用VHDL設計的7人的搶答器,優點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處
上傳時間： 2016-01-26
上傳用戶：ggwz258
資源簡介：基于VHDL語言 智力搶答器的設計 本人的課程設計
上傳時間： 2013-08-27
上傳用戶：CHINA526
資源簡介：李久進的VC教程 里面有一些VC的基礎知識 適合新手看
上傳時間： 2013-12-31
上傳用戶：bibirnovis
資源簡介：VC6從入門到精通-基礎篇 里面是一些VC的基礎！ 適合新手看
上傳時間： 2013-12-18
上傳用戶：moerwang
資源簡介：jsp數據庫連接基礎!適合新手!!推薦下載!
上傳時間： 2015-06-12
上傳用戶：yiwen213
資源簡介：VHDL電子搶答器的實現。有多個文件，主控件是用圖行實現。其余各功能模塊用VHDL實現
上傳時間： 2013-12-09
上傳用戶：蠢蠢66
資源簡介：本書講述了怎樣跨越內存的禁區,修改游戲的數據!適合新手學習研究!
上傳時間： 2015-09-17
上傳用戶：duoshen1989
資源簡介：用VHDL和verilog實現的四人搶答器
上傳時間： 2015-11-15
上傳用戶：redmoons
資源簡介：基于VHDL語言 智力搶答器的設計 本人的課程設計
上傳時間： 2014-01-24
上傳用戶：1109003457
資源簡介：簡易數字頻率計利用復雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發生器、計數器、數據鎖存器和顯示電路4部分。設計時先分別設計各功能模塊，并調試得到正確仿真結果，然后將各個功能模塊組合起來。最后作整體仿真、...
上傳時間： 2016-03-20
上傳用戶：qq521
資源簡介：針對String類創建對象的比較.詳細比較結果請看源碼文件中的說明,適合新手!
上傳時間： 2014-01-11
上傳用戶：BIBI
資源簡介：關于定時器的 一個應用...也是基礎知識,,底層的驅動適合NXP2100系列ARM
上傳時間： 2014-01-16
上傳用戶：l254587896
資源簡介：whb4選1搶答器VHDL設計1,比較簡單實用，我得課程設計初稿
上傳時間： 2013-12-03
上傳用戶：xiaoyunyun
資源簡介：JavaScript基礎教程,講解詳細,適合新手閱讀
上傳時間： 2013-12-11
上傳用戶：leehom61
資源簡介：基于VHDL的搶答器程序,包含完整的源代碼,鎖腳文件以及下載文件,可直接下載使用
上傳時間： 2013-12-12
上傳用戶：cc1
資源簡介：在brew中使用timer定時器的一個例子, 很適合新手學習
上傳時間： 2016-10-22
上傳用戶：水口鴻勝電器
資源簡介：電子搶答器VHDL語言設計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實
上傳時間： 2017-01-30
上傳用戶：gmh1314
資源簡介：思科基礎配置.適合新手老手學習提高用.絕對有用到的地方
上傳時間： 2017-05-07
上傳用戶：kikye
資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間： 2014-11-29
上傳用戶：1051290259
資源簡介：基于VHDL的智力搶答器的設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-20
上傳用戶：
資源簡介：數字式競賽搶答器的設計.適合新手學習參考
上傳時間： 2022-04-24
上傳用戶：
資源簡介：用verilog編寫的搶答器實驗設計，適合新手學習參考
上傳時間： 2022-04-26
上傳用戶：
資源簡介：VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分...
上傳時間： 2022-05-14
上傳用戶：
