任意整數分頻器的vhdl源程序,放心使用. 無版權問題,歡迎copy.
資源簡介：任意整數分頻器的vhdl源程序,放心使用. 無版權問題,歡迎copy.
上傳時間： 2016-01-28
上傳用戶：372825274
資源簡介：常用2、4、6及任意偶數分頻器的vhdl代碼實現（原創）
上傳時間： 2013-12-17
上傳用戶：330402686
資源簡介：常用1、3、5及任意奇數分頻器的vhdl代碼實現（原創）
上傳時間： 2013-12-26
上傳用戶：rishian
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2015-04-09
上傳用戶：凌云御清風
資源簡介：第7章數字系統設計實例 7.1 半整數分頻器的設計 7.2 音樂發生器 7.3 2FSK/2PSK信號產生器 7.4 實用多功能電子表 7.5 交通燈控制器 7.6 數字頻率計
上傳時間： 2015-06-23
上傳用戶：tianyi223
資源簡介：一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料
上傳時間： 2016-07-13
上傳用戶：CHENKAI
資源簡介：半整數分頻器的設計 請不要上傳有版權爭議的內容和木馬病毒代碼
上傳時間： 2014-08-16
上傳用戶：trepb001
資源簡介：半整數分頻器的實現（verilog），本文以6.5分頻為例！很實用的！
上傳時間： 2014-08-20
上傳用戶：pompey
資源簡介：分頻器的vhdl描述，在源代碼中完成對時鐘信號CLK的2分頻,4分頻,8分頻,16分頻
上傳時間： 2014-01-16
上傳用戶：奇奇奔奔
資源簡介：一個任意整數分頻程序,采用vhdl語言編寫，編譯通過
上傳時間： 2017-07-04
上傳用戶：xiaoxiang
資源簡介：該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數分頻器的設計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-02-26
上傳用戶：slq1234567890
資源簡介：半整數分頻器電路的vhdl源程序，供大家學習和討論。
上傳時間： 2013-12-24
上傳用戶：gxf2016
資源簡介：半整數分頻器電路的vhdl源程序，供大家學習和討論。\r\n
上傳時間： 2013-09-04
上傳用戶：fdfadfs
資源簡介：本文件是實現任意整數分頻的vhdl代碼,愿與大家分享!
上傳時間： 2015-08-23
上傳用戶：ainimao
資源簡介：任意N進制分頻器的標準vhdl代碼（原創）
上傳時間： 2013-12-25
上傳用戶：洛木卓
資源簡介：本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50％的奇數分頻。利用vhdl語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現。 關鍵詞：半整數，可控分頻器，vhdl, FPGA
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：vhdl實現任意整數分頻，--只要把n設置成你要分頻的數值就可以了
上傳時間： 2015-10-15
上傳用戶：ukuk
資源簡介：vhdl任意整數分頻程序，只要講n換成需要的數字就可以了！
上傳時間： 2016-02-13
上傳用戶：dongbaobao
資源簡介：這是用vhdl語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。
上傳時間： 2015-05-11
上傳用戶：chenlong
資源簡介：非整數分頻器 分頻系數為無限不循環小數 vhdl
上傳時間： 2015-08-17
上傳用戶：cccole0605
資源簡介：用VERILOG HDL實現的任意 頻率分頻器源代碼，是一個通用的程序
上傳時間： 2014-01-07
上傳用戶：alan-ee
資源簡介：任意小數分頻器產生原理，及詳細說明文檔，任意數分頻(包括奇偶數和小數)的設計方法(含vhdl例子)
上傳時間： 2013-12-11
上傳用戶：daoxiang126
資源簡介：介紹了各種分頻器的設計，vhdl描述。包括偶數分頻器，奇數分頻器，辦整數分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
資源簡介：一種實現任意整數分頻的ＶＨＤＬ源代碼，已經經過調試
上傳時間： 2017-05-19
上傳用戶：chenxichenyue
資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于vhdl 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間： 2014-11-29
上傳用戶：1051290259
資源簡介：基于Quartus II的數控分頻器的項目設計，實現對時鐘信號的任意進制分頻，包含了項目文件和vhdl源代碼
上傳時間： 2017-07-18
上傳用戶：yangbo69
資源簡介：本文主要介紹了50％占空比三分頻器的三種設計方法，并給出了圖形設計、vhdl設計、編譯結果和仿真結果。設計中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進行。
上傳時間： 2014-01-25
上傳用戶：凌云御清風
資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
