相 關(guān) 資 源

• ep2c5 實(shí)現(xiàn) 邏輯門(mén) verilog語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：ep2c5 實(shí)現(xiàn) 邏輯門(mén) verilog語(yǔ)言，quartus 2 仿真

  標(biāo)簽： verilog ep2c5 邏輯門(mén) 語(yǔ)言

  上傳時(shí)間： 2017-06-18

  上傳用戶：開(kāi)懷常笑

• ep2c5 實(shí)現(xiàn) 定時(shí)器 verilog語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：ep2c5 實(shí)現(xiàn) 定時(shí)器 verilog語(yǔ)言，quartus 2 仿真

  標(biāo)簽： verilog ep2c5 定時(shí)器 語(yǔ)言

  上傳時(shí)間： 2017-06-18

  上傳用戶：bakdesec

• CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語(yǔ)言

  標(biāo)簽： verilog CORDIC 算法 硬件實(shí)現(xiàn)

  上傳時(shí)間： 2015-06-24

  上傳用戶：wcl168881111111

• 一個(gè)pci接口的硬件描述語(yǔ)言的實(shí)現(xiàn)源代碼,用verilog語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)pci接口的硬件描述語(yǔ)言的實(shí)現(xiàn)源代碼,用verilog語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： verilog pci 接口 硬件描述語(yǔ)言

  上傳時(shí)間： 2015-08-10

  上傳用戶：zhichenglu

• ep2c5 實(shí)現(xiàn) 段寄存器 verilog語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：ep2c5 實(shí)現(xiàn) 段寄存器 verilog語(yǔ)言，quartus 2 仿真

  標(biāo)簽： verilog ep2c5 寄存器 語(yǔ)言

  上傳時(shí)間： 2013-11-29

  上傳用戶：ANRAN

• ep2c5 實(shí)現(xiàn) 段寄存器,實(shí)驗(yàn)一 verilog語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：ep2c5 實(shí)現(xiàn) 段寄存器,實(shí)驗(yàn)一 verilog語(yǔ)言，quartus 2 仿真

  標(biāo)簽： verilog ep2c5 寄存器 實(shí)驗(yàn)

  上傳時(shí)間： 2017-06-18

  上傳用戶：jichenxi0730

• 通用陣列邏輯GAL實(shí)現(xiàn)基本門(mén)電路的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：通用陣列邏輯GAL實(shí)現(xiàn)基本門(mén)電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計(jì)原則和一般格式； 3.學(xué)會(huì)使用VHDL語(yǔ)言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì)； 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過(guò)程。 二、實(shí)驗(yàn)原理 1. 通...

  標(biāo)簽： GAL 陣列 邏輯 門(mén)電路

  上傳時(shí)間： 2013-11-17

  上傳用戶：看到了沒(méi)有

• fpga-jpeg-verilog在fpga平臺(tái)使用verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：fpga-jpeg-verilog在fpga平臺(tái)使用verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時(shí)間： 2013-08-28

  上傳用戶：zoudejile

• 實(shí)現(xiàn)音樂(lè)播放的FPGA的實(shí)驗(yàn)源碼（verilog語(yǔ)言）免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對(duì)一段音樂(lè)的播放。用verilog語(yǔ)言編寫(xiě)的，對(duì)初學(xué)者會(huì)有一定的幫助。

  標(biāo)簽： verilog FPGA 音樂(lè)播放 實(shí)驗(yàn)

  上傳時(shí)間： 2013-09-01

  上傳用戶：13215175592

• 采用verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)免費(fèi)下載

  資源簡(jiǎn)介：采用verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)

  標(biāo)簽： verilog FPGA 語(yǔ)言 控制

  上傳時(shí)間： 2013-09-01

  上傳用戶：喵米米米

• des加密算法的verilog語(yǔ)言的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：des加密算法的verilog語(yǔ)言的實(shí)現(xiàn)

  標(biāo)簽： verilog des 加密算法 語(yǔ)言

  上傳時(shí)間： 2015-04-10

  上傳用戶：leixinzhuo

• 用verilog語(yǔ)言在fpga中實(shí)現(xiàn)fifo功能！免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言在fpga中實(shí)現(xiàn)fifo功能！

  標(biāo)簽： verilog fpga fifo 語(yǔ)言

  上傳時(shí)間： 2015-05-02

  上傳用戶：epson850

• 用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值

  標(biāo)簽： verilog nnARM ARM7 語(yǔ)言

  上傳時(shí)間： 2015-05-10

  上傳用戶：wanghui2438

• AES高級(jí)加密算法的verilog語(yǔ)言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔免費(fèi)下載

  資源簡(jiǎn)介：AES高級(jí)加密算法的verilog語(yǔ)言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測(cè)試程序，可作為一個(gè)IP核直接使用，可減少開(kāi)發(fā)人員的設(shè)計(jì)時(shí)間。

  標(biāo)簽： AES verilog 加密算法

  上傳時(shí)間： 2014-01-08

  上傳用戶：PresidentHuang

• 中文版verilog HDL簡(jiǎn)明教程 第1章 簡(jiǎn)介 第2章 HDL指南 第3章 verilog語(yǔ)言要素 第4章 表 達(dá) 式 第5章 門(mén)電平模型化免費(fèi)下載

  資源簡(jiǎn)介：中文版verilog HDL簡(jiǎn)明教程 第1章 簡(jiǎn)介 第2章 HDL指南 第3章 verilog語(yǔ)言要素 第4章 表 達(dá) 式 第5章 門(mén)電平模型化

  標(biāo)簽： verilog HDL 簡(jiǎn)明教程 電平

  上傳時(shí)間： 2015-05-22

  上傳用戶：無(wú)聊來(lái)刷下

• 一個(gè)關(guān)于DES算法的verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)關(guān)于DES算法的verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊

  標(biāo)簽： verilog DES 算法 模塊

  上傳時(shí)間： 2014-01-23

  上傳用戶：璇珠官人

• verilog語(yǔ)言寫(xiě)的SPI接口,全同步設(shè)計(jì),低門(mén)數(shù),可以很容易應(yīng)用到嵌入設(shè)計(jì)方案中.免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言寫(xiě)的SPI接口,全同步設(shè)計(jì),低門(mén)數(shù),可以很容易應(yīng)用到嵌入設(shè)計(jì)方案中.

  標(biāo)簽： verilog SPI 語(yǔ)言 接口

  上傳時(shí)間： 2014-11-21

  上傳用戶：1101055045

• 1024點(diǎn)８位FFT的verilog語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：1024點(diǎn)８位FFT的verilog語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： verilog 1024 FFT 語(yǔ)言

  上傳時(shí)間： 2015-06-09

  上傳用戶：ztj182002

• 此文件采用了verilog語(yǔ)言在cpld中怎樣實(shí)現(xiàn)波形發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：此文件采用了verilog語(yǔ)言在cpld中怎樣實(shí)現(xiàn)波形發(fā)生器，及其驗(yàn)證程序

  標(biāo)簽： verilog cpld 語(yǔ)言 波形發(fā)生器

  上傳時(shí)間： 2015-06-11

  上傳用戶：181992417

• SPI協(xié)議的VHDL/verilog語(yǔ)言實(shí)現(xiàn)。免費(fèi)下載

  資源簡(jiǎn)介：SPI協(xié)議的VHDL/verilog語(yǔ)言實(shí)現(xiàn)。

  標(biāo)簽： verilog VHDL SPI 協(xié)議

  上傳時(shí)間： 2015-08-16

  上傳用戶：baiom

• 用verilog語(yǔ)言實(shí)現(xiàn)信號(hào)發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)信號(hào)發(fā)生器，包括AM，F(xiàn)M,PM，ASK,PSK,FSK調(diào)制。

  標(biāo)簽： verilog 語(yǔ)言 信號(hào)發(fā)生器

  上傳時(shí)間： 2013-12-09

  上傳用戶：獨(dú)孤求源

• FPGA上的verilog語(yǔ)言編程。通過(guò)查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過(guò)鍵盤(pán)選擇正弦波免費(fèi)下載

  資源簡(jiǎn)介：FPGA上的verilog語(yǔ)言編程。通過(guò)查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過(guò)鍵盤(pán)選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過(guò)控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過(guò)地址變換實(shí)現(xiàn)波形...

  標(biāo)簽： verilog FPGA 語(yǔ)言編程 查找表

  上傳時(shí)間： 2015-09-27

  上傳用戶：songrui

• 采用verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)免費(fèi)下載

  資源簡(jiǎn)介：采用verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)

  標(biāo)簽： verilog FPGA 語(yǔ)言 控制

  上傳時(shí)間： 2013-12-25

  上傳用戶：小鵬

• 用verilog語(yǔ)言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過(guò)免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過(guò)

  標(biāo)簽： verilog QUARTUS 5.1 語(yǔ)言

  上傳時(shí)間： 2014-09-08

  上傳用戶：mpquest

• Hynix公司8M byte sdr sdram的verilog語(yǔ)言仿真實(shí)現(xiàn)。免費(fèi)下載

  資源簡(jiǎn)介：Hynix公司8M byte sdr sdram的verilog語(yǔ)言仿真實(shí)現(xiàn)。

  標(biāo)簽： verilog Hynix sdram byte

  上傳時(shí)間： 2014-12-04

  上傳用戶：h886166

• 用verilog語(yǔ)言實(shí)現(xiàn)DCT編解碼 附有DCT的說(shuō)明免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)DCT編解碼 附有DCT的說(shuō)明

  標(biāo)簽： DCT verilog 語(yǔ)言 編解碼

  上傳時(shí)間： 2013-11-26

  上傳用戶：change0329

• fpga-jpeg-verilog在fpga平臺(tái)使用verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：fpga-jpeg-verilog在fpga平臺(tái)使用verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時(shí)間： 2013-12-14

  上傳用戶：咔樂(lè)塢

• 現(xiàn)代邏輯設(shè)計(jì) verilog　語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：現(xiàn)代邏輯設(shè)計(jì) verilog　語(yǔ)言

  標(biāo)簽： verilog 邏輯設(shè)計(jì) 語(yǔ)言

  上傳時(shí)間： 2016-01-20

  上傳用戶：qiao8960

• 用verilog語(yǔ)言實(shí)現(xiàn)了一個(gè)8bit的超前進(jìn)位加法器免費(fèi)下載

  資源簡(jiǎn)介：用verilog語(yǔ)言實(shí)現(xiàn)了一個(gè)8bit的超前進(jìn)位加法器，其中包括測(cè)試文件。

  標(biāo)簽： verilog 8bit 語(yǔ)言 加法器

  上傳時(shí)間： 2013-12-19

  上傳用戶：alan-ee

• 一個(gè)用verilog語(yǔ)言實(shí)現(xiàn)的包含：鍵盤(pán)掃描免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog語(yǔ)言實(shí)現(xiàn)的包含：鍵盤(pán)掃描，led驅(qū)動(dòng)、vga視頻輸出的例子。功能為用鍵盤(pán)控制一個(gè)方塊的顯示位置。需要有fpga板子支持。

  標(biāo)簽： verilog 語(yǔ)言 鍵盤(pán)掃描

  上傳時(shí)間： 2014-01-10

  上傳用戶：pompey