標簽: UART VHDL 發送 程序 發布者:happy_christina上傳時間:2016-10-01
標簽: Verilog FPGA spi 接口 發布者:shicg666666上傳時間:2016-10-01
標簽: 鎖相環技術 發布者:guoliushuan上傳時間:2016-10-01
標簽: SD_CARD altera DE1 程序 發布者:jzp_home_2009上傳時間:2016-10-01
標簽: QUARTUSII 語音采集 調試 發布者:jinhongfei0528上傳時間:2016-09-30
標簽: verilog 門級 電路 實驗 發布者:zhangchao0219上傳時間:2016-09-30
標簽: verilog 74181 ALU 語言 發布者:qingriwanxia上傳時間:2016-09-28
標簽: 發布者:lujing200912345上傳時間:2016-09-28
標簽: GPS 合并單元 時鐘 檢測 發布者:w277426078上傳時間:2016-09-27
標簽: altera core 對數 計算 發布者:wujiahui1pm上傳時間:2016-09-27
標簽: synthesizable containing polynomial function 發布者:w5525上傳時間:2016-09-26
標簽: 發布者:ggh062上傳時間:2016-09-26
標簽: CPLD LCD 可編程邏輯器件 低功耗 發布者:guozhongjiesg02上傳時間:2016-09-25
標簽: modelsim 快速入門 教程 發布者:beixinning上傳時間:2016-09-24
標簽: SPI 工程 發布者:scauliaorongjun上傳時間:2016-09-24
