標(biāo)簽: reed-solomon 譯碼器 發(fā)布者:yyjpu上傳時(shí)間:2016-09-24
標(biāo)簽: cic_dec three CIC 發(fā)布者:fpeisheng上傳時(shí)間:2016-09-24
標(biāo)簽: VERILOG GW 48 語言 發(fā)布者:jccg1000146752上傳時(shí)間:2016-09-24
標(biāo)簽: FPGA 多功能 電子時(shí)鐘 發(fā)布者:C69222090上傳時(shí)間:2016-09-24
標(biāo)簽: controller ddr2 控制 模塊 發(fā)布者:novelty1234上傳時(shí)間:2016-09-23
標(biāo)簽: VHDL 分 EPF KLC 發(fā)布者:ldh_ncu10上傳時(shí)間:2016-09-23
標(biāo)簽: VHDL EPF KLC 10 發(fā)布者:lc1230z上傳時(shí)間:2016-09-23
標(biāo)簽: demonstration Altera DE2 開發(fā)板 發(fā)布者:zhiver上傳時(shí)間:2016-09-22
標(biāo)簽: SD_Card_Audio altera DE2 開發(fā)板 發(fā)布者:maizhongyun上傳時(shí)間:2016-09-22
標(biāo)簽: builder ipcore sopc ps 發(fā)布者:ok34090512上傳時(shí)間:2016-09-22
標(biāo)簽: Euclid FPGA 譯碼 算法 發(fā)布者:magicchange上傳時(shí)間:2016-09-22
標(biāo)簽: vhdl spi 比較 接口 發(fā)布者:liu4052032上傳時(shí)間:2016-09-22
標(biāo)簽: xlinx iic spi 接口 發(fā)布者:p200630864515上傳時(shí)間:2016-09-22
標(biāo)簽: DCT 算法設(shè)計(jì) 發(fā)布者:budyang上傳時(shí)間:2016-09-22
標(biāo)簽: Viterbi 卷積碼 編碼 譯碼 發(fā)布者:littlefish上傳時(shí)間:2016-09-22
標(biāo)簽: 按鍵 數(shù)字 電路設(shè)計(jì) 數(shù)字系統(tǒng)設(shè)計(jì) 發(fā)布者:yiranshamaoer上傳時(shí)間:2016-09-22
標(biāo)簽: VHDL 電子琴 代碼 程序 發(fā)布者:cz6891297上傳時(shí)間:2016-09-21
標(biāo)簽: 0809 VHDL ADC 接口電路 發(fā)布者:a1102882595上傳時(shí)間:2016-09-21
標(biāo)簽: 7524 VHDL TLC 接口電路 發(fā)布者:liuchuyuan上傳時(shí)間:2016-09-21
標(biāo)簽: FPGA 設(shè)計(jì)軟件 書籍 發(fā)布者:mtzhy2上傳時(shí)間:2016-09-21
標(biāo)簽: 書籍 發(fā)布者:zhuying0000上傳時(shí)間:2016-09-21
標(biāo)簽: Verilog 海 大學(xué) 發(fā)布者:a520上傳時(shí)間:2016-09-21
標(biāo)簽: vhdl 100 硬件編程 語言 發(fā)布者:whyzhao上傳時(shí)間:2016-09-20
標(biāo)簽: Arbitor VHDL PCI by 發(fā)布者:laoniu上傳時(shí)間:2016-09-20
標(biāo)簽: VHDL 232 RS 通信協(xié)議 發(fā)布者:tiantianyuehui上傳時(shí)間:2016-09-20
標(biāo)簽: dp_xiliux Verilog CPLD 設(shè)計(jì)實(shí)驗(yàn) 發(fā)布者:zyhunicom上傳時(shí)間:2016-09-20
標(biāo)簽: dp_xiliux Verilog CPLD 設(shè)計(jì)實(shí)驗(yàn) 發(fā)布者:ll122644144上傳時(shí)間:2016-09-20
