書籍頻綜和鎖相環(huán)的Matlab源代碼，對頻綜和鎖相環(huán)的設計很有幫助；
資源簡介：書籍頻綜和鎖相環(huán)的Matlab源代碼，對頻綜和鎖相環(huán)的設計很有幫助；
上傳時間： 2013-12-17
上傳用戶：playboys0
資源簡介：關于鎖相環(huán)的Matlab的仿真程序，其中有詳細的注釋，希望它能能對你的能有所幫助
上傳時間： 2013-12-31
上傳用戶：qq21508895
資源簡介：在VHDL下實現(xiàn)鎖相環(huán)的源碼和說明文檔.通常用于分頻或倍頻時進行相位鎖定.
上傳時間： 2013-12-07
上傳用戶：hzy5825468
資源簡介：現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越...
上傳時間： 2013-06-10
上傳用戶：yd19890720
資源簡介：技術文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實現(xiàn)》有一定參考價值
上傳時間： 2015-08-21
上傳用戶：silenthink
資源簡介：用數(shù)值計算方法研究三階鎖相環(huán)的非線性性能及其改善途徑.建立具有正弦鑒相特性的三階鎖相 環(huán)的動態(tài)非線性微分方程 ,通過編制數(shù)值解程序 ,求出不同條件下的相軌跡和時間響應圖 ,分析了電路參數(shù)和初 始條件對三階鎖相環(huán)非線性性能的影響 ,并提出改善非線性性...
上傳時間： 2014-01-08
上傳用戶：banyou
資源簡介：該程序描述了二階鎖相環(huán)的環(huán)路濾波器的設計和線性模型分析
上傳時間： 2013-12-11
上傳用戶：rishian
資源簡介：本資源為2015全國電設E題報告——基于鎖相環(huán)的簡易頻譜儀內(nèi)含原理分析方案對比及原理圖，下面是本資源的部分內(nèi)容：本系統(tǒng)采用MSP430F5529為主控器件，采用鎖相環(huán)頻率合成芯片ADF4110、三階RC低通濾波器和壓控振蕩芯片MAX2606實現(xiàn)穩(wěn)定的本振源，產(chǎn)生本征頻率在...
上傳時間： 2022-07-05
上傳用戶：
資源簡介：數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進行了編碼實現(xiàn)。仿真和實驗結果表明...
上傳時間： 2013-11-15
上傳用戶：yjj631
資源簡介：數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進行了編碼實現(xiàn)。仿真和實驗結果表明...
上傳時間： 2013-10-22
上傳用戶：emhx1990
資源簡介：為了測量 DVD的Jitter ,需要知道刻錄時鐘。針對 DVD 特殊的數(shù)據(jù)格式 NRZI,提出一個專用的時鐘恢復系 統(tǒng) ,用于從讀出的 RF信號中恢復寫時鐘。這個系統(tǒng)采用基于鎖相環(huán)的雙環(huán)結構。介紹系統(tǒng)結構、各個模塊的構成原理、數(shù) 學模型 ,并結合 Simulink 給出仿真結果...
上傳時間： 2015-10-13
上傳用戶：1079836864
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設計實現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結構和工作原理，提出了各單元電路的設計和實現(xiàn)方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發(fā)生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時鐘發(fā)生器的體系結構、組成單元及各單元的非理想特性...
上傳時間： 2013-04-24
上傳用戶：變形金剛
資源簡介：隨著現(xiàn)代集成電路技術的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設計中非常重要的一個部分，所以對鎖相環(huán)的研究具有積極的現(xiàn)實意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)模混合電路，在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問題。因此設計一...
上傳時間： 2013-06-09
上傳用戶：mosliu
資源簡介：關于數(shù)字鎖相環(huán)的一點東西,可以下來看看\r\n
上傳時間： 2013-08-26
上傳用戶：7891
資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：關于數(shù)字鎖相環(huán)的使用，結合FM,AM的使用來說明
上傳時間： 2013-12-29
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：這是有關鎖相環(huán)的一些必用知識.希望能對大家有所幫助哈
上傳時間： 2014-01-12
上傳用戶：xzt
資源簡介：比較好的技術文章《基于VHDL的全數(shù)字鎖相環(huán)的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：508a的控制鎖相環(huán)的程序，這次不會重了吧 老子自己寫的
上傳時間： 2013-12-21
上傳用戶：epson850
資源簡介：一篇關于數(shù)字鎖相環(huán)的很好的文章，費了很大力氣才搞到的
上傳時間： 2013-12-30
上傳用戶：zhangyi99104144
資源簡介：智能全數(shù)字鎖相環(huán)的設計用VHDL語言在CPLD上實現(xiàn)串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：介紹了一寬帶的數(shù)字鎖相環(huán)的實現(xiàn)方法，歡迎大家踴躍下載
上傳時間： 2015-11-25
上傳用戶：咔樂塢
資源簡介：數(shù)字鎖相環(huán)的源代碼。用硬件編程語言VHDL編寫。
上傳時間： 2014-01-02
上傳用戶：jackgao
資源簡介：基于VHDL的全數(shù)字鎖相環(huán)的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：鎖相環(huán)的基本組成 鎖相環(huán)的工作原理 鎖相環(huán)的應用
上傳時間： 2013-12-08
上傳用戶：asdfasdfd
資源簡介：LABVIEW模擬鎖相環(huán)的程序。程序一般，可供參考
上傳時間： 2016-01-15
上傳用戶：kiklkook
資源簡介：關于數(shù)字鎖相環(huán)的一點東西,可以下來看看
上傳時間： 2014-03-06
上傳用戶：270189020
資源簡介：下了點關于數(shù)字鎖相環(huán)的東東,下了點關于數(shù)字鎖相環(huán)的東東!
上傳時間： 2016-01-19
上傳用戶：chenjjer
資源簡介：下了點關于數(shù)字鎖相環(huán)的東東,下了點關于數(shù)字鎖相環(huán)的東東!
上傳時間： 2014-01-23
上傳用戶：cuiyashuo
