布線是PCB設(shè)計(jì)的重要組成部分，也是整個(gè)PCB設(shè)計(jì)中工作量最大和最耗時(shí)間的部分，工程師在進(jìn)行PCB布線工作時(shí)，需要遵循一些基本的規(guī)則，如倒角規(guī)則、3W規(guī)則等。
環(huán)路最小規(guī)則，即信號(hào)線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對(duì)外的輻射越少，接收外界的干擾也越小。針對(duì)這一規(guī)則，在地平面分割時(shí)，要考慮到地平面與重要信號(hào)走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設(shè)計(jì)中，在為電源留下足夠空間的情況下，應(yīng)該將留下的部分用參考地填充，且增加一些必要的地過空孔，將雙面地信號(hào)有效連接起來，對(duì)一些關(guān)鍵信號(hào)盡量采用地線隔離，對(duì)一些頻率較高的設(shè)計(jì)，需特別考慮其地平面信號(hào)回路問題，建議采用多層板為宜
資源簡(jiǎn)介：布線是pcb設(shè)計(jì)的重要組成部分，也是整個(gè)pcb設(shè)計(jì)中工作量最大和最耗時(shí)間的部分，工程師在進(jìn)行pcb布線工作時(shí)，需要遵循一些基本的規(guī)則，如倒角規(guī)則、3W規(guī)則等。?環(huán)路最小規(guī)則，即信號(hào)線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對(duì)外的輻射越少，接收外界...
上傳時(shí)間： 2021-11-08
上傳用戶：
資源簡(jiǎn)介：學(xué)習(xí)DSP的入門資料,給了文檔說明和程序的詳解.
上傳時(shí)間： 2014-11-07
上傳用戶：515414293
資源簡(jiǎn)介：中山大學(xué)李才偉老師的Windows編程詳細(xì)課件資料, 非常的實(shí)用,里面有很多很好的代碼及詳解.
上傳時(shí)間： 2014-11-18
上傳用戶：561596
資源簡(jiǎn)介：pcb設(shè)計(jì)資料初學(xué)者難得的入門資料包含工廠制作過程
上傳時(shí)間： 2017-02-13
上傳用戶：ainimao
資源簡(jiǎn)介：51單片機(jī)新手入門實(shí)例詳解，適合進(jìn)行硬件設(shè)計(jì)與開發(fā)的初學(xué)者
上傳時(shí)間： 2014-08-18
上傳用戶：葉山豪
資源簡(jiǎn)介：該文檔為《MATLAB Simulink與控制系統(tǒng)仿真(第版)》的Simulink仿真詳解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-24
上傳用戶：
資源簡(jiǎn)介：該文檔為基于ADS的功率放大器詳解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-13
上傳用戶：jiabin
資源簡(jiǎn)介：非常適合新手的入門資料，不過是英文的，內(nèi)容是怎么設(shè)計(jì)FPGA整個(gè)的流程。
上傳時(shí)間： 2013-08-12
上傳用戶：hewenzhi
資源簡(jiǎn)介：這些課件可以作為對(duì)FPGA有興趣的人學(xué)習(xí)的入門資料，包含EDA的概述、FPGA結(jié)構(gòu)與配置、VHDL語(yǔ)言、QuartusII軟件、SOPC和NIosII嵌入式處理器設(shè)計(jì)、DSP Builder系統(tǒng)設(shè)計(jì)工具等內(nèi)容
上傳時(shí)間： 2013-08-13
上傳用戶：yan2267246
資源簡(jiǎn)介：pcb布線的直角走線、差分走線和蛇形線基礎(chǔ)理論
上傳時(shí)間： 2013-10-10
上傳用戶：haohao
資源簡(jiǎn)介：pcb布線的常見規(guī)則
上傳時(shí)間： 2014-12-24
上傳用戶：onewq
資源簡(jiǎn)介：????????Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說，既可以用電路的功...
上傳時(shí)間： 2013-11-23
上傳用戶：青春給了作業(yè)95
資源簡(jiǎn)介：pcb布線的直角走線、差分走線和蛇形線基礎(chǔ)理論
上傳時(shí)間： 2013-10-08
上傳用戶：旭521
資源簡(jiǎn)介：????????Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說，既可以用電路的功...
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
資源簡(jiǎn)介：pcb布線的常見規(guī)則
上傳時(shí)間： 2013-11-20
上傳用戶：nem567397
資源簡(jiǎn)介：這是初學(xué)者學(xué)習(xí)EJB的入門資料
上傳時(shí)間： 2013-12-06
上傳用戶：chens000
資源簡(jiǎn)介：嵌入式linux的開發(fā)流程詳解，包括啟動(dòng)，內(nèi)存，設(shè)備驅(qū)動(dòng)的添加
上傳時(shí)間： 2013-12-15
上傳用戶：luopoguixiong
資源簡(jiǎn)介：一份介紹線程的入門資料，本教程適用于擁有豐富Java語(yǔ)言應(yīng)用知識(shí)，但又沒有多少多線程或并發(fā)性經(jīng)驗(yàn)的Java程序員。
上傳時(shí)間： 2015-03-25
上傳用戶：lmeeworm
資源簡(jiǎn)介：Internet的api函數(shù)詳解 主要介紹關(guān)于Internet API函數(shù)
上傳時(shí)間： 2013-12-13
上傳用戶：wang5829
資源簡(jiǎn)介：這是同事給我的關(guān)于MQSeries的入門資料，希望對(duì)大家有所幫助。（1）
上傳時(shí)間： 2015-04-17
上傳用戶：秦莞爾w
資源簡(jiǎn)介：linux系統(tǒng)的網(wǎng)絡(luò)組建詳解，一個(gè)學(xué)習(xí)linux人員必看書
上傳時(shí)間： 2015-04-22
上傳用戶：liuchee
資源簡(jiǎn)介：打開eMbedded VC++的入門資料。主要的目的：  了解WINCE程序的結(jié)構(gòu)和原理。  欣賞并學(xué)習(xí)一種非常優(yōu)美的代碼風(fēng)格。 了解使用EVC編寫WINCE程序的方法（介紹IDE）。
上傳時(shí)間： 2014-08-01
上傳用戶：hullow
資源簡(jiǎn)介：XML實(shí)用大全,初學(xué)者的很好的入門資料，包含xml簡(jiǎn)介DTDXSLT等
上傳時(shí)間： 2013-12-25
上傳用戶：TF2015
資源簡(jiǎn)介：有關(guān)java2編程的一本詳解參考書，有大量源碼可供參考。
上傳時(shí)間： 2013-12-04
上傳用戶：ruan2570406
資源簡(jiǎn)介：該文檔詳細(xì)介紹了高速pcb布線的一些概念及注意點(diǎn)，本人看后感覺幫助比較大，不敢獨(dú)享
上傳時(shí)間： 2013-12-13
上傳用戶：ma1301115706
資源簡(jiǎn)介：圖像處理的入門資料有很詳細(xì)的注釋,VC寫的
上傳時(shí)間： 2014-12-22
上傳用戶：1159797854
資源簡(jiǎn)介：windows下編程的入門資料，一份給初學(xué)者很不錯(cuò)的資料
上傳時(shí)間： 2013-12-31
上傳用戶：TRIFCT
資源簡(jiǎn)介：windows mobile Demo_StepByStep,很不錯(cuò)的入門資料
上傳時(shí)間： 2015-07-19
上傳用戶：1583060504
資源簡(jiǎn)介：H.323協(xié)議學(xué)習(xí)的好幫手,詳解H.323協(xié)議
上傳時(shí)間： 2015-08-21
上傳用戶：英雄
資源簡(jiǎn)介：關(guān)于綜合布線的一些資料，包括布線的平面圖，以及布線時(shí)要注意的事項(xiàng)
上傳時(shí)間： 2015-08-22
上傳用戶：天涯
