相 關(guān) 資 源

• verilog 例子免費(fèi)下載

  資源簡(jiǎn)介：verilog 例子

  標(biāo)簽： verilog

  上傳時(shí)間： 2015-01-28

  上傳用戶：Divine

• 是verilog例子。初級(jí)適用。包括了簡(jiǎn)單的例子。免費(fèi)下載

  資源簡(jiǎn)介：是verilog例子。初級(jí)適用。包括了簡(jiǎn)單的例子。

  標(biāo)簽： verilog

  上傳時(shí)間： 2013-12-25

  上傳用戶：lixinxiang

• Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名免費(fèi)下載

  資源簡(jiǎn)介：Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名

  標(biāo)簽： verilog Thomas 可編程

  上傳時(shí)間： 2013-12-16

  上傳用戶：daoxiang126

• verilog例子免費(fèi)下載

  資源簡(jiǎn)介：verilog例子，有130多個(gè)，值得參考，新手很有幫助

  標(biāo)簽： verilog

  上傳時(shí)間： 2014-01-05

  上傳用戶：kiklkook

• VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（12）免費(fèi)下載

  資源簡(jiǎn)介：機(jī)械設(shè)備故障診斷技術(shù)及方法

  標(biāo)簽： 機(jī)械設(shè)備 故障診斷

  上傳時(shí)間： 2013-05-20

  上傳用戶：eeworm

• 多個(gè)verilog和vhdl程序例子免費(fèi)下載

  資源簡(jiǎn)介：多個(gè)verilog和vhdl程序例子，可以作為初學(xué)者參考實(shí)例，按照電路結(jié)構(gòu)寫出HDL代碼

  標(biāo)簽： verilog vhdl 程序

  上傳時(shí)間： 2013-08-26

  上傳用戶：athjac

• verilog的入門級(jí)別的例子（轉(zhuǎn)載）免費(fèi)下載

  資源簡(jiǎn)介：verilog的入門級(jí)別的例子（轉(zhuǎn)載）

  標(biāo)簽： verilog 入門級(jí)

  上傳時(shí)間： 2014-09-01

  上傳用戶：zhaoq123

• verilog 的交通燈的例子。源代碼中有詳細(xì)的注釋。免費(fèi)下載

  資源簡(jiǎn)介：verilog 的交通燈的例子。源代碼中有詳細(xì)的注釋。

  標(biāo)簽： verilog 交通燈 源代碼

  上傳時(shí)間： 2014-11-15

  上傳用戶：ve3344

• 利用verilog編程實(shí)現(xiàn)狀態(tài)機(jī)的例子。很不錯(cuò)的。免費(fèi)下載

  資源簡(jiǎn)介：利用verilog編程實(shí)現(xiàn)狀態(tài)機(jī)的例子。很不錯(cuò)的。

  標(biāo)簽： verilog 編程實(shí)現(xiàn) 狀態(tài)

  上傳時(shí)間： 2015-05-10

  上傳用戶：陽光少年2016

• pli_handbook_examples_pc verilog hdl 與C的接口的典型例子免費(fèi)下載

  資源簡(jiǎn)介：pli_handbook_examples_pc verilog hdl 與C的接口的典型例子

  標(biāo)簽： pli_handbook_examples_pc verilog hdl 接口

  上傳時(shí)間： 2014-01-17

  上傳用戶：change0329

• 本CD-ROM包括《verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)》一書中的全部例子免費(fèi)下載

  資源簡(jiǎn)介：本CD-ROM包括《verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)》一書中的全部例子，這些例子全部通過了驗(yàn)證。第七章以后的設(shè)計(jì)實(shí)例，不僅有verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。

  標(biāo)簽： verilog-HDL CD-ROM 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2014-01-19

  上傳用戶：lixinxiang

• verilog 程序例子 王金明：《verilog HDL程序設(shè)計(jì)教程》程序例子免費(fèi)下載

  資源簡(jiǎn)介：verilog 程序例子 王金明：《verilog HDL程序設(shè)計(jì)教程》程序例子，帶說明。

  標(biāo)簽： verilog HDL 程序 教程

  上傳時(shí)間： 2014-01-08

  上傳用戶：star_in_rain

• 這個(gè)verilog代碼是一個(gè)輸入輸出經(jīng)典的例子。大家一起參考。免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)verilog代碼是一個(gè)輸入輸出經(jīng)典的例子。大家一起參考。

  標(biāo)簽： verilog 代碼 輸入輸出 家

  上傳時(shí)間： 2015-09-27

  上傳用戶：爺?shù)臍赓|(zhì)

• verilog中的一個(gè)不用狀態(tài)機(jī)和決斷函數(shù)就可以實(shí)現(xiàn)多重函數(shù)賦值的例子免費(fèi)下載

  資源簡(jiǎn)介：verilog中的一個(gè)不用狀態(tài)機(jī)和決斷函數(shù)就可以實(shí)現(xiàn)多重函數(shù)賦值的例子，希望對(duì)你用幫助。

  標(biāo)簽： verilog 函數(shù) 狀態(tài) 多重

  上傳時(shí)間： 2014-01-14

  上傳用戶：2525775

• 該代碼中有不少關(guān)于學(xué)習(xí)verilog HDL的例子,對(duì)初學(xué)者有幫助免費(fèi)下載

  資源簡(jiǎn)介：該代碼中有不少關(guān)于學(xué)習(xí)verilog HDL的例子,對(duì)初學(xué)者有幫助

  標(biāo)簽： verilog HDL 代碼 初學(xué)者

  上傳時(shí)間： 2013-12-19

  上傳用戶：asdkin

• 多個(gè)verilog語言的例子免費(fèi)下載

  資源簡(jiǎn)介：多個(gè)verilog語言的例子，適合初學(xué)verilog者

  標(biāo)簽： verilog 語言

  上傳時(shí)間： 2016-01-20

  上傳用戶：417313137

• 多個(gè)verilog和vhdl程序例子免費(fèi)下載

  資源簡(jiǎn)介：多個(gè)verilog和vhdl程序例子，可以作為初學(xué)者參考實(shí)例，按照電路結(jié)構(gòu)寫出HDL代碼

  標(biāo)簽： verilog vhdl 程序

  上傳時(shí)間： 2013-12-30

  上傳用戶：cc1

• 小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供參考.

  標(biāo)簽： verilog HDL 語言

  上傳時(shí)間： 2016-04-18

  上傳用戶：youlongjian0

• 小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2016-04-18

  上傳用戶：英雄

• 小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2013-12-05

  上傳用戶：xymbian

• 小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2013-12-22

  上傳用戶：2525775

• 小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡(jiǎn)介：小例子,關(guān)于verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2016-04-18

  上傳用戶：yepeng139

• LVDS的應(yīng)用的verilog HDL例子程序免費(fèi)下載

  資源簡(jiǎn)介：LVDS的應(yīng)用的verilog HDL例子程序，由altera公司提供。

  標(biāo)簽： verilog LVDS HDL 程序

  上傳時(shí)間： 2013-12-31

  上傳用戶：lvzhr

• 王金明編寫的《verilog HDL程序設(shè)計(jì)教程》書中的例子原碼免費(fèi)下載

  資源簡(jiǎn)介：王金明編寫的《verilog HDL程序設(shè)計(jì)教程》書中的例子原碼，適合于初學(xué)者。

  標(biāo)簽： verilog HDL 編寫 程序設(shè)計(jì)

  上傳時(shí)間： 2016-05-19

  上傳用戶：gaojiao1999

• verilog—hdl教程135例大量的數(shù)字點(diǎn)電路例子免費(fèi)下載

  資源簡(jiǎn)介：verilog—hdl教程135例大量的數(shù)字點(diǎn)電路例子

  標(biāo)簽： verilog hdl 135 教程

  上傳時(shí)間： 2013-12-21

  上傳用戶：youmo81

• 關(guān)于verilog的大量例子免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于verilog的大量例子，通過這些例子的掌握，可以設(shè)計(jì)任何常用的程序。

  標(biāo)簽： verilog

  上傳時(shí)間： 2014-01-06

  上傳用戶：jkhjkh1982

• system verilog 的好例子 system verilog 的好例子免費(fèi)下載

  資源簡(jiǎn)介：system verilog 的好例子 system verilog 的好例子

  標(biāo)簽： verilog system

  上傳時(shí)間： 2013-12-20

  上傳用戶：ztj182002

• 清華大學(xué)verilog hdl源碼例子免費(fèi)下載

  資源簡(jiǎn)介：清華大學(xué)verilog hdl源碼例子，作業(yè)，內(nèi)含源代碼，詳細(xì)的文檔說明，非常有用

  標(biāo)簽： verilog hdl 清華大學(xué) 源碼

  上傳時(shí)間： 2013-12-27

  上傳用戶：cc1

• adc verilog 用verilog編寫的sigma-delta adc例子 應(yīng)用在計(jì)量類adc產(chǎn)品免費(fèi)下載

  資源簡(jiǎn)介：adc verilog 用verilog編寫的sigma-delta adc例子 應(yīng)用在計(jì)量類adc產(chǎn)品

  標(biāo)簽： verilog adc sigma-delta 編寫

  上傳時(shí)間： 2016-08-16

  上傳用戶：nanfeicui

• 一百多個(gè)例子很好的verilog 學(xué)習(xí)資料免費(fèi)下載

  資源簡(jiǎn)介：一百多個(gè)例子很好的verilog 學(xué)習(xí)資料，大家可以多多參考，適合初學(xué)者學(xué)習(xí)

  標(biāo)簽： verilog

  上傳時(shí)間： 2013-12-22

  上傳用戶：athjac