相 關 資 源

• VHDL語言實現的16位快速乘法器免費下載

  資源簡介：VHDL語言實現的16位快速乘法器

  標簽： VHDL 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 用HDPLD實現的高速并行乘法器免費下載

  資源簡介：用HDPLD實現的高速并行乘法器，其輸入為兩個帶符號位的4位二進制數

  標簽： HDPLD 高速并行 乘法器

  上傳時間： 2017-05-16

  上傳用戶：rocwangdp

• 本源碼是高速并行乘法器的設計源碼免費下載

  資源簡介：本源碼是高速并行乘法器的設計源碼，開發軟件為MAX+PLUS.輸入為兩個帶符號的二進制數

  標簽： 源碼 乘法器 高速并行

  上傳時間： 2015-10-18

  上傳用戶：sunjet

• 用VHDL寫的一個32位并行乘法器的源代碼免費下載

  資源簡介：用VHDL寫的一個32位并行乘法器的源代碼，已經過驗證，可以直接使用

  標簽： VHDL 并行 乘法器 源代碼

  上傳時間： 2014-01-06

  上傳用戶：hoperingcong

• 32位并行乘法器的測試文件免費下載

  資源簡介：32位并行乘法器的測試文件，已經經過驗證，可以直接使用

  標簽： 并行 乘法器 測試

  上傳時間： 2014-01-10

  上傳用戶：qilin

• 16*16有符號乘法器的  編碼方式：Booth編碼免費下載

  資源簡介：16*16有符號乘法器的 &#61548 編碼方式：Booth編碼， &#61548 拓撲結構：簡單陣列 &#61548 加法器：Ripple Carry Adder

  標簽： 61548 Booth 16 符號

  上傳時間： 2014-01-13

  上傳用戶：com1com2

• RSA密碼算法的模冪模乘的快速實現免費下載

  資源簡介：基于FPGA的RSA密碼算法的模冪模乘的快速實現

  標簽： RSA 模 密碼算法 快速實現

  上傳時間： 2013-04-24

  上傳用戶：xuanjie

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-09

  上傳用戶：xjy441694216

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-13

  上傳用戶：yl1140vista

• Booth乘法器： 16*16有符號乘法器免費下載

  資源簡介：Booth乘法器：&#61550 16*16有符號乘法器，Booth編碼，簡單陣列，Ripple Carry Adder

  標簽： Booth 61550 16 乘法器

  上傳時間： 2014-01-16

  上傳用戶：努力努力再努力

• 基于CPLD/FPGA的十六位乘法器的VHDL實現免費下載

  資源簡介：基于CPLD/FPGA的十六位乘法器的VHDL實現

  標簽： CPLD FPGA VHDL 十六位

  上傳時間： 2013-12-16

  上傳用戶：qq1604324866

• fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器免費下載

  資源簡介：fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器

  標簽： vhd fulladder adder multi

  上傳時間： 2015-09-03

  上傳用戶：上善若水

• 基于混沌粒子群與模擬退火優化算法的最小二乘支持向量機參數自選擇方法免費下載

  資源簡介：基于混沌粒子群與模擬退火優化算法的最小二乘支持向量機參數自選擇方法，是英文

  標簽： 混沌 模擬退火 優化算法 支持向量機

  上傳時間： 2016-04-30

  上傳用戶：王楚楚

• 基于Booth的32位快速乘法器的設計源碼免費下載

  資源簡介：基于Booth的32位快速乘法器的設計源碼

  標簽： Booth 乘法器 源碼

  上傳時間： 2013-12-12

  上傳用戶：pinksun9

• FPGA 開發板源碼。芯片為Mars EP1C6F.VHDL語言。可實現一些基本的功能。如乘法器、加法器、多路選擇器等。免費下載

  資源簡介：FPGA 開發板源碼。芯片為Mars EP1C6F.VHDL語言。可實現一些基本的功能。如乘法器、加法器、多路選擇器等。

  標簽： FPGA Mars VHDL EP

  上傳時間： 2017-05-25

  上傳用戶：shizhanincc

• 并行代數多重網格算法的fortran！ 并行代數多重網格算法的fortran！免費下載

  資源簡介：并行代數多重網格算法的fortran！ 并行代數多重網格算法的fortran！

  標簽： fortran 并行 多重 網格

  上傳時間： 2013-12-01

  上傳用戶：csgcd001

• 算法的相關介紹免費下載

  資源簡介：算法的相關介紹，乘子法的實現方法，有助于編程的計算和實現

  標簽： 算法

  上傳時間： 2014-11-27

  上傳用戶：二驅蚊器

• 一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法免費下載

  資源簡介：一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。

  標簽： Booth 符號 乘法器 二進制數

  上傳時間： 2013-12-23

  上傳用戶：skfreeman

• 一個基于VerilogHDL語言的16位的Booth算法的乘法器及其測試代碼免費下載

  資源簡介：一個基于VerilogHDL語言的16位的Booth算法的乘法器及其測試代碼

  標簽： VerilogHDL Booth 語言 算法

  上傳時間： 2014-01-18

  上傳用戶：從此走出陰霾

• 8*8乘法器及其測試：采用Booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器免費下載

  資源簡介：8*8乘法器及其測試：采用Booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5...

  標簽： ultipler_quick_add Booth 乘法器 測試

  上傳時間： 2016-07-12

  上傳用戶：zhaiye

• 一個并行高速乘法器芯片的設計與實現免費下載

  資源簡介：一個并行高速乘法器芯片的設計與實現

  標簽： 并行 乘法器 片的設計

  上傳時間： 2014-01-08

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 用walsh算法實現的符號數乘法器,asic流片時,可以不用公司的付費乘法器的ip core.免費下載

  資源簡介：用walsh算法實現的符號數乘法器,asic流片時,可以不用公司的付費乘法器的ip core.

  標簽： walsh asic core 乘法器

  上傳時間： 2015-06-22

  上傳用戶：liuchee

• 蔣小龍的關于FPGA算法教程.經典! (其中包含加法器,乘法器極其算術邏輯部件設計)免費下載

  資源簡介：蔣小龍的關于FPGA算法教程.經典! (其中包含加法器,乘法器極其算術邏輯部件設計)

  標簽： FPGA 算法 教程 加法器

  上傳時間： 2015-11-23

  上傳用戶：asdfasdfd

• Booth 乘法器 不同于傳統的算法實現免費下載

  資源簡介：Booth 乘法器 不同于傳統的算法實現

  標簽： Booth 乘法器 算法

  上傳時間： 2013-12-17

  上傳用戶：dianxin61

• 用VHDL語言編寫的一個乘法器校程序 是基于Booth算法的免費下載

  資源簡介：用VHDL語言編寫的一個乘法器校程序 是基于Booth算法的

  標簽： Booth VHDL 語言 編寫

  上傳時間： 2016-07-02

  上傳用戶：iswlkje

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的Booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的Booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： verilog Booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 橢圓曲線加密算法中的乘法器的生成免費下載

  資源簡介：橢圓曲線加密算法中的乘法器的生成，主要功能是實現在素域上的多項式模P(大素數）乘的運算。

  標簽： 橢圓曲線 加密算法 乘法器

  上傳時間： 2014-06-11

  上傳用戶：waizhang

• 基于verilog的Booth算法的乘法器免費下載

  資源簡介：基于verilog的Booth算法的乘法器

  標簽： verilog Booth 算法 乘法器

  上傳時間： 2017-07-15

  上傳用戶：

• 用VerilogHDL的16*16乘法器的設計實現免費下載

  資源簡介：用VerilogHDL的16*16乘法器的設計實現，采用的是移位相乘方法

  標簽： VerilogHDL 16 乘法器 設計實現

  上傳時間： 2017-08-29

  上傳用戶：haoxiyizhong

• 設計一種可以實現16位有符號_無符號二進制數乘法的乘法器免費下載

  資源簡介：設計一種可以實現16位有符號_無符號二進制數乘法的乘法器，適合感興趣的學習者學習.

  標簽： 乘法器

  上傳時間： 2022-04-27

  上傳用戶：