相 關(guān) 資 源

• VHDL編寫的基于FPGA的4-8交織器代碼免費(fèi)下載

  資源簡介：VHDL編寫的基于FPGA的4-8交織器代碼，有需要的下來看看

  標(biāo)簽： VHDL FPGA 編寫 交織器

  上傳時間： 2017-08-20

  上傳用戶：daoxiang126

• 基于FPGA的64位CPU驗(yàn)證平臺的建立免費(fèi)下載

  資源簡介：現(xiàn)代IC設(shè)計(jì)中，隨著設(shè)計(jì)規(guī)模的擴(kuò)大和復(fù)雜度的增長，驗(yàn)證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計(jì)中，很難用單一的驗(yàn)證方法來對復(fù)雜芯片進(jìn)行有效的驗(yàn)證，為了將設(shè)計(jì)錯誤減少到可接受的最小量，需要將一系列的驗(yàn)證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設(shè)計(jì)...

  標(biāo)簽： FPGA CPU

  上傳時間： 2013-04-24

  上傳用戶：003030

• 基于FPGA的軟件無線電調(diào)制解調(diào)器的設(shè)計(jì)和實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的軟件無線電調(diào)制解調(diào)器的設(shè)計(jì)和實(shí)現(xiàn)

  標(biāo)簽： FPGA 軟件無線電 調(diào)制解調(diào)器

  上傳時間： 2013-08-14

  上傳用戶：ifree2016

• 基于FPGA的π4-DQPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理...

  標(biāo)簽： DQPSK FPGA 全數(shù)字 中頻

  上傳時間： 2013-07-18

  上傳用戶：saharawalker

• 基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)

  標(biāo)簽： Turbo FPGA 編譯碼器

  上傳時間： 2013-06-13

  上傳用戶：ippler8

• 基于FPGA的16位數(shù)據(jù)路徑的AESIP核免費(fèi)下載

  資源簡介：基于FPGA的16位數(shù)據(jù)路徑的AESIP核

  標(biāo)簽： AESIP FPGA 數(shù)據(jù)路徑

  上傳時間： 2013-11-12

  上傳用戶：zhangjinzj

• 基于PC104的24位數(shù)據(jù)采集器的完整源碼免費(fèi)下載

  資源簡介：基于PC104的24位數(shù)據(jù)采集器的完整源碼，從初始數(shù)據(jù)采集輸入到編碼，GPS微妙級對時，輸出規(guī)定格式以及服務(wù)響應(yīng)

  標(biāo)簽： 104 PC 24位 數(shù)據(jù)采集器

  上傳時間： 2015-11-28

  上傳用戶：星仔

• 基于FPGA的8位乘法器代碼,可以進(jìn)行四象限乘法免費(fèi)下載

  資源簡介：基于FPGA的8位乘法器代碼,可以進(jìn)行四象限乘法

  標(biāo)簽： FPGA 8位 乘法器 乘法

  上傳時間： 2013-12-01

  上傳用戶：youmo81

• 基于FPGA的全數(shù)字調(diào)制解調(diào)器設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡介：基于FPGA的全數(shù)字調(diào)制解調(diào)器設(shè)計(jì)實(shí)例，包含有Matlab程序和Quartus程序

  標(biāo)簽： FPGA 全數(shù)字 調(diào)制解調(diào)器 設(shè)計(jì)實(shí)例

  上傳時間： 2014-12-21

  上傳用戶：xfbs821

• 基于VHDL的4位帶異步清零的二進(jìn)制計(jì)數(shù)器。免費(fèi)下載

  資源簡介：基于VHDL的4位帶異步清零的二進(jìn)制計(jì)數(shù)器。

  標(biāo)簽： VHDL 零 二進(jìn)制 計(jì)數(shù)器

  上傳時間： 2014-01-17

  上傳用戶：日光微瀾

• 基于FPGA的1553B總線編碼解碼器的設(shè)計(jì)免費(fèi)下載

  資源簡介：基于FPGA的1553B總線編碼解碼器的設(shè)計(jì)

  標(biāo)簽： 1553B FPGA 總線 編碼解碼器

  上傳時間： 2016-09-03

  上傳用戶：liansi

• 本程序設(shè)計(jì)一個基于FPGA的4相步進(jìn)電機(jī)定位控制系統(tǒng)。由步進(jìn)電機(jī)方向設(shè)定電路模塊、步進(jìn)電機(jī)步進(jìn)移動與定位控制模塊和編碼輸出模塊構(gòu)成。前兩個模塊完成電機(jī)旋轉(zhuǎn)方向設(shè)定免費(fèi)下載

  資源簡介：本程序設(shè)計(jì)一個基于FPGA的4相步進(jìn)電機(jī)定位控制系統(tǒng)。由步進(jìn)電機(jī)方向設(shè)定電路模塊、步進(jìn)電機(jī)步進(jìn)移動與定位控制模塊和編碼輸出模塊構(gòu)成。前兩個模塊完成電機(jī)旋轉(zhuǎn)方向設(shè)定，激磁方式設(shè)定和定位角度的換算等工作，后一個模塊用于對換算后的角度量編碼輸出。

  標(biāo)簽： FPGA 步進(jìn)電機(jī) 模塊 方向

  上傳時間： 2014-01-02

  上傳用戶：daguda

• 基于16c54的4位LED時鐘顯示程序免費(fèi)下載

  資源簡介：基于16c54的4位LED時鐘顯示程序

  標(biāo)簽： 16c54 LED 時鐘顯示程序

  上傳時間： 2016-09-25

  上傳用戶：a6697238

• 基于FPGA的軟件無線電調(diào)制解調(diào)器的設(shè)計(jì)和實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的軟件無線電調(diào)制解調(diào)器的設(shè)計(jì)和實(shí)現(xiàn)

  標(biāo)簽： FPGA 軟件無線電 調(diào)制解調(diào)器

  上傳時間： 2014-08-29

  上傳用戶：helmos

• 基于FPGA的八位RISC CPU的設(shè)計(jì)....免費(fèi)下載

  資源簡介：基于FPGA的八位RISC CPU的設(shè)計(jì)....

  標(biāo)簽： FPGA RISC CPU

  上傳時間： 2017-06-24

  上傳用戶：JIUSHICHEN

• 基于FPGA的sd卡音樂播放器免費(fèi)下載

  資源簡介：基于FPGA的SD卡音樂播放器設(shè)計(jì)的整個工程，有詳細(xì)的代碼，直接運(yùn)行即可

  標(biāo)簽： FPGA 音樂播放器

  上傳時間： 2017-05-06

  上傳用戶：cclayu

• 設(shè)計(jì)一個基于FPGA的4相步進(jìn)電機(jī)定位控制系統(tǒng).免費(fèi)下載

  資源簡介：設(shè)計(jì)一個基于FPGA的4相步進(jìn)電機(jī)定位控制系統(tǒng).適合新手學(xué)習(xí)參考

  標(biāo)簽： FPGA 步進(jìn)電機(jī) 定位控制系統(tǒng)

  上傳時間： 2022-04-25

  上傳用戶：

• 基于FPGA的32位RISC處理器設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設(shè)計(jì)開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業(yè)開始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。 該論文在研究了大量國內(nèi)外技術(shù)...

  標(biāo)簽： FPGA RISC 處理器

  上傳時間： 2013-07-21

  上傳用戶：caozhizhi

• 移動無線信道特性及基于FPGA的信道仿真器實(shí)現(xiàn).rar免費(fèi)下載

  資源簡介：移動無線信道特性對移動通信系統(tǒng)性能具有重要影響，移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此，對移動信道建模與仿真進(jìn)行研究，具有重要的理論意義和實(shí)際應(yīng)用價值。 本文從無線電波的傳播特點(diǎn)出發(fā)，分析了無線電波的傳播模型和描述信道特性...

  標(biāo)簽： FPGA 移動 無線信道

  上傳時間： 2013-04-24

  上傳用戶：suxuan110425

• 基于FPGA的PID智能控制器的研究.rar免費(fèi)下載

  資源簡介：工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識和控制中常用的理論和方法。其中...

  標(biāo)簽： FPGA PID 智能控制器

  上傳時間： 2013-04-24

  上傳用戶：13517191407

• 基于FPGA的絕對式光電編碼器通信接口研究.rar免費(fèi)下載

  資源簡介：高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了...

  標(biāo)簽： FPGA 光電編碼器 通信接口

  上傳時間： 2013-07-11

  上傳用戶：snowkiss2014

• 基于FPGA的直擴(kuò)調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡介：擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號的解擴(kuò)解調(diào)處理。論文對該直擴(kuò)通信系統(tǒng)和FPGA設(shè)...

  標(biāo)簽： FPGA 調(diào)制解調(diào)器

  上傳時間： 2013-05-23

  上傳用戶：磊子226

• 基于FPGA的高頻數(shù)字DCDC變換器研究免費(fèi)下載

  資源簡介：在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點(diǎn)，數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域...

  標(biāo)簽： FPGA DCDC 高頻 數(shù)字

  上傳時間： 2013-07-23

  上傳用戶：kristycreasy

• 基于FPGA的直擴(kuò)調(diào)制解調(diào)器免費(fèi)下載

  資源簡介：擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號的解擴(kuò)解調(diào)處理。論文對該直擴(kuò)通信系統(tǒng)和FPGA設(shè)...

  標(biāo)簽： FPGA 調(diào)制解調(diào)器

  上傳時間： 2013-07-04

  上傳用戶：yd19890720

• 三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Vit免費(fèi)下載

  資源簡介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： Viterbi FPGA Vit

  上傳時間： 2013-11-27

  上傳用戶：邶刖

• 基于FPGA的π4DQPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)的實(shí)現(xiàn).rar免費(fèi)下載

  資源簡介：本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理...

  標(biāo)簽： 4DQPSK FPGA 全數(shù)字

  上傳時間： 2013-06-23

  上傳用戶：chuckbassboy

• 基于FPGA的卷積編碼和維特比譯碼的研究與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡介：在數(shù)字通信中，采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼...

  標(biāo)簽： FPGA 卷積 編碼

  上傳時間： 2013-04-24

  上傳用戶：tedo811

• 基于FPGA的卷積編碼和維特比譯碼免費(fèi)下載

  資源簡介：在數(shù)字通信中，采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼...

  標(biāo)簽： FPGA 卷積 編碼 譯碼

  上傳時間： 2013-04-24

  上傳用戶：zhenyushaw

• 4位數(shù)值比較器MC14585B.能夠?qū)蓚€輸入信號比較的各種情況送到輸出端口上.本程序基于VHDL語言,開發(fā)環(huán)境是MAXPLUS2免費(fèi)下載

  資源簡介：4位數(shù)值比較器MC14585B.能夠?qū)蓚€輸入信號比較的各種情況送到輸出端口上.本程序基于VHDL語言,開發(fā)環(huán)境是MAXPLUS2

  標(biāo)簽： MAXPLUS2 14585 VHDL MC

  上傳時間： 2016-03-09

  上傳用戶：363186

• 基于C51的4路搶答器的程序設(shè)計(jì)免費(fèi)下載

  資源簡介：基于C51的4路搶答器的程序設(shè)計(jì)，應(yīng)用STC81C52單片機(jī)，keilC環(huán)境

  標(biāo)簽： C51 搶答器 程序設(shè)計(jì)

  上傳時間： 2013-12-12

  上傳用戶：rishian