FPGA
資源簡介：FPGA
上傳時(shí)間： 2014-12-28
上傳用戶：maqianfeng
資源簡介：FPGA
上傳時(shí)間： 2013-11-20
上傳用戶：zhangfx728
資源簡介：FPGA高級(jí)設(shè)計(jì)，講解FPGA設(shè)計(jì)的高級(jí)技術(shù)，非常實(shí)用。清晰版
上傳時(shí)間： 2013-08-24
上傳用戶：回電話#
資源簡介：1. 掌握數(shù)據(jù)庫設(shè)計(jì)和實(shí)現(xiàn)的基本方法。 掌握數(shù)據(jù)庫模式設(shè)計(jì)、分析和實(shí)現(xiàn)的方法，理解規(guī)范化的作用
上傳時(shí)間： 2014-01-26
上傳用戶：litianchu
資源簡介：FPGA高級(jí)設(shè)計(jì)方法-約束 (xilinx公司培訓(xùn)資料)
上傳時(shí)間： 2016-02-02
上傳用戶：363186
資源簡介：FPGA高級(jí)設(shè)計(jì)，講解FPGA設(shè)計(jì)的高級(jí)技術(shù)，非常實(shí)用。清晰版
上傳時(shí)間： 2013-12-17
上傳用戶：dsgkjgkjg
資源簡介：光電收發(fā)器技術(shù)性能分析與應(yīng)用的課程設(shè)計(jì) 本課程設(shè)計(jì)主要分析和討論光電收發(fā)器的技術(shù)性能及其的應(yīng)用。了解光電收發(fā)器的基本概念，理解光電收發(fā)器的工作原理，分析常目前常用的光電收發(fā)器技術(shù)，深入理解光電收發(fā)器的實(shí)際應(yīng)用例子，掌握光電收發(fā)器當(dāng)前的應(yīng)用...
上傳時(shí)間： 2014-11-12
上傳用戶：baitouyu
資源簡介：華為FPGA設(shè)計(jì)規(guī)范 VERILOG約束 編程規(guī)范時(shí)序分析等全套資料:FPGA技巧Xilinx.pdfHuaWei Verilog 約束.rarSynplify工具使用指南(華為文檔)[1].rar.rarVerilog HDL 華為入門教程.rarVerilog典型電路設(shè)計(jì) 華為.rar一種將異步時(shí)鐘域轉(zhuǎn)換成同步時(shí)鐘域的方法.pdf華為...
上傳時(shí)間： 2021-11-05
上傳用戶：qdxqdxqdxqdx
資源簡介：溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測與控制，對(duì)于生物生存生長，工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機(jī)械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費(fèi)電子產(chǎn)品和專用設(shè)備等各個(gè)領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計(jì)RTD和NTC...
上傳時(shí)間： 2013-04-24
上傳用戶：fyerd
資源簡介：時(shí)序邏輯電路的分析和設(shè)計(jì)
上傳時(shí)間： 2013-11-08
上傳用戶：1159797854
資源簡介：包含內(nèi)容有1．邏輯代數(shù)基礎(chǔ) 2邏輯函數(shù)的表示方式和化簡 3中規(guī)模集成電路的分析和設(shè)計(jì) 4觸發(fā)器及其簡單應(yīng)用電路 5同步時(shí)序電路的分析和設(shè)計(jì) 6常見的同步集成時(shí)序電路 7異步時(shí)序電路的分析和設(shè)計(jì) 8數(shù)字邏輯技術(shù)的最新發(fā)展 是我們大學(xué)老師（這方面的專家...
上傳時(shí)間： 2013-12-14
上傳用戶：leehom61
資源簡介：關(guān)于DDR SDRAM的詳細(xì)原理和時(shí)序分析,對(duì)于開發(fā)設(shè)計(jì)有很大使用價(jià)值
上傳時(shí)間： 2013-12-02
上傳用戶：894898248
資源簡介：2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。...
上傳時(shí)間： 2013-05-25
上傳用戶：wcl168881111111
資源簡介：FPGA常用設(shè)計(jì)資料大全，包括FPGA時(shí)序設(shè)計(jì)，軟件使用，和一些源碼
上傳時(shí)間： 2013-08-09
上傳用戶：wivai
資源簡介：壓縮包內(nèi)包含了：FPGA設(shè)計(jì)初級(jí)班和提高班培訓(xùn)課堂PPT；實(shí)驗(yàn)的源代碼；實(shí)驗(yàn)指導(dǎo)書！
上傳時(shí)間： 2013-08-11
上傳用戶：dyctj
資源簡介：用FPGA設(shè)計(jì)DSP,2007年上海FPGA高級(jí)研修班清華博士賀光輝講義
上傳時(shí)間： 2013-08-13
上傳用戶：robter
資源簡介：介紹FPGA的設(shè)計(jì)quartue 2設(shè)計(jì)軟件。其中還有INDESIGN 和XILINUX 公司的軟件\r\n
上傳時(shí)間： 2013-08-13
上傳用戶：ryb
資源簡介：FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對(duì)CPU設(shè)計(jì)非常好用的程序
上傳時(shí)間： 2013-08-21
上傳用戶：cppersonal
資源簡介：詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
上傳時(shí)間： 2013-08-29
上傳用戶：wfeel
資源簡介：基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
上傳時(shí)間： 2013-09-02
上傳用戶：ifree2016
資源簡介：01_靜態(tài)時(shí)序分析基本原理和時(shí)序分析模型
上傳時(shí)間： 2013-11-17
上傳用戶：evil
資源簡介：賽靈思 FPGA 設(shè)計(jì)時(shí)序：作為賽靈思用戶論壇的定期訪客（見 http://forums.xilinx.com），我注意到新用 戶往往對(duì)時(shí)序收斂以及如何使用時(shí)序約束 來達(dá)到時(shí)序收斂感到困惑。為幫助 FPGA 設(shè)計(jì)新手實(shí)現(xiàn)時(shí)序收斂，讓我們來深入了 解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)...
上傳時(shí)間： 2016-12-14
上傳用戶：bigbibby
資源簡介：FPGA那些事兒--TimeQuest靜態(tài)時(shí)序分析REV7.0，F(xiàn)PGA開發(fā)必備技術(shù)資料--262頁。前言這是筆者用兩年構(gòu)思準(zhǔn)備一年之久的筆記，其實(shí)這也是筆者的另一種挑戰(zhàn)。寫《工具篇I》不像寫《Verilog HDL 那些事兒》系列的筆記一樣，只要針對(duì)原理和HDL 內(nèi)容作出解釋即可，雖...
上傳時(shí)間： 2022-05-02
上傳用戶：qdxqdxqdxqdx
資源簡介：Altera FPGA CPLD設(shè)計(jì) 高級(jí)篇 高清書簽版
上傳時(shí)間： 2013-07-09
上傳用戶：eeworm
資源簡介：Altera FPGA CPLD設(shè)計(jì) 高級(jí)篇 高清書簽版
上傳時(shí)間： 2013-07-06
上傳用戶：eeworm
資源簡介：電子設(shè)備的電磁兼容性設(shè)計(jì)，試驗(yàn)和對(duì)策案例分析 超清
上傳時(shí)間： 2013-07-17
上傳用戶：eeworm
資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G Altera-FPGA-CPLD設(shè)計(jì)-高級(jí)篇-335頁-23.6M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：rocwangdp
資源簡介：微機(jī)電系統(tǒng)（MEMS）器件的構(gòu)成涉及微電子、微機(jī)械、微動(dòng)力、微熱力、微流體學(xué)、材料、物理、化學(xué)、生物等多個(gè)領(lǐng)域，形成了多能量域并交叉耦合。為其產(chǎn)品的建模、仿真以及優(yōu)化設(shè)計(jì)帶來了較大的難度。由于靜電驅(qū)動(dòng)的原理簡單使其成為MEMS器件中機(jī)械動(dòng)作的主要來...
上傳時(shí)間： 2013-05-15
上傳用戶：zhangjinzj
資源簡介：基于FPGA芯片的功能仿真平臺(tái)構(gòu)建及靜態(tài)時(shí)序分析
上傳時(shí)間： 2013-06-28
上傳用戶：qilin
資源簡介：在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時(shí)性很高，大約要在一個(gè)距離單元的時(shí)間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時(shí)的把接收到的雷達(dá)方位數(shù)據(jù)從...
上傳時(shí)間： 2013-07-16
上傳用戶：steele
