相 關 資 源

• verilog可綜合與不可綜合語句概述免費下載

  資源簡介：關于verilog中的可綜合語句和不可綜合語句的匯總介紹

  標簽： verilog

  上傳時間： 2013-12-09

  上傳用戶：青春給了作業95

• verilog可綜合與不可綜合語句概述免費下載

  資源簡介：關于verilog中的可綜合語句和不可綜合語句的匯總介紹

  標簽： verilog

  上傳時間： 2013-11-27

  上傳用戶：squershop

• 44個vhdl實例 注1： 含有不可綜合語句免費下載

  資源簡介：44個vhdl實例 注1： 含有不可綜合語句，請自行修改 注2： 一些PLD只允許I/O口對外三態，不支持內部三態，使用時要注意 注3: 設計RAM的最好方法是利用器件廠家提供的軟件自動生成RAM元件，并在VHDL程序中例化

  標簽： vhdl

  上傳時間： 2013-11-29

  上傳用戶：liansi

• 注1： 含有不可綜合語句免費下載

  資源簡介：注1： 含有不可綜合語句，請自行修改 注2： 一些PLD只允許I/O口對外三態，不支持內部三態，使用時要注意 注3: 設計RAM的最好方法是利用器件廠家提供的軟件自動生成RAM元件，并在VHDL程序中例化

  標簽：

  上傳時間： 2016-05-03

  上傳用戶：dsgkjgkjg

• verilog 不可綜合語句免費下載

  資源簡介：FPGA里面有一些語法是無法綜合的，我查了很多資料 加上自己的經驗總結了本文檔 希望對大家有用。

  標簽： verilog

  上傳時間： 2014-10-28

  上傳用戶：魚哥哥你好

• verilog 不可綜合語句免費下載

  資源簡介：FPGA里面有一些語法是無法綜合的，我查了很多資料 加上自己的經驗總結了本文檔 希望對大家有用。

  標簽： verilog

  上傳時間： 2013-11-23

  上傳用戶：一諾88

• Synthesizable Verilo---syntax and semantics一本很好的關于verilog可綜合設計的參考書免費下載

  資源簡介：Synthesizable Verilo---syntax and semantics一本很好的關于verilog可綜合設計的參考書

  標簽： Synthesizable semantics verilog Verilo

  上傳時間： 2015-02-16

  上傳用戶：葉山豪

• verilog 語言綜合實踐入門, 適合初學者 很好的免費下載

  資源簡介：verilog 語言綜合實踐入門, 適合初學者 很好的

  標簽： verilog 語言 實踐 初學者

  上傳時間： 2014-01-14

  上傳用戶：從此走出陰霾

• 一篇有用的verilog語言綜合問題研究免費下載

  資源簡介：一篇有用的verilog語言綜合問題研究

  標簽： verilog 語言

  上傳時間： 2014-01-08

  上傳用戶：hoperingcong

• verilog HDL綜合實驗源代碼免費下載

  資源簡介：verilog HDL綜合實驗源代碼，比較實用

  標簽： verilog HDL 實驗 源代碼

  上傳時間： 2016-01-19

  上傳用戶：tb_6877751

• verilog hdl 綜合實用教程免費下載

  資源簡介：verilog hdl 綜合實用教程，一本非常實用易學易懂的書

  標簽： verilog hdl 實用教程

  上傳時間： 2013-12-15

  上傳用戶：txfyddz

• verilog HDL 綜合實用教程免費下載

  資源簡介：·??內容提要?本書的鮮明特色在于幫助讀者全面、正確地理解verilog硬件描述語言的綜合。本書以電路綜合為目標，針對各種語言結構逐一討論了其可綜合性、仿真與綜合時的語義差別以及相關的各種相關的各種用法，給出了大量示例，對各種似是而非的用法作了對...

  標簽： nbsp verilog HDL 實用教程

  上傳時間： 2013-07-01

  上傳用戶：努力努力再努力

• verilog_HDL的基本語法詳解（夏宇聞版）免費下載

  資源簡介：????????verilog_HDL的基本語法詳解（夏宇聞版）:verilog HDL是一種用于數字邏輯電路設計的語言。用verilog HDL描述的電路設計就是該電路的verilog HDL模型。verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功...

  標簽： verilog_HDL

  上傳時間： 2013-11-23

  上傳用戶：青春給了作業95

• verilog_HDL的基本語法詳解（夏宇聞版）免費下載

  資源簡介：????????verilog_HDL的基本語法詳解（夏宇聞版）:verilog HDL是一種用于數字邏輯電路設計的語言。用verilog HDL描述的電路設計就是該電路的verilog HDL模型。verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功...

  標簽： verilog_HDL

  上傳時間： 2014-12-04

  上傳用戶：cppersonal

• 8位的a/d行為模型免費下載

  資源簡介：8位的a/d行為模型，可以應用于modelsim等環境下的仿真，不可綜合。

  標簽： 8位 行為模型

  上傳時間： 2014-01-06

  上傳用戶：invtnewer

• hdb3的發送端源代碼免費下載

  資源簡介：hdb3的發送端源代碼，采用verilog可綜合格式書寫。已經在多款fpga和cpld芯片成功綜合實現。

  標簽： hdb3 發送 源代碼

  上傳時間： 2013-12-26

  上傳用戶：924484786

• 本人根據opencores.org上的cordic算法改寫的可配置位寬的cordic算法免費下載

  資源簡介：本人根據opencores.org上的cordic算法改寫的可配置位寬的cordic算法，并且在原始的級聯型的基礎上編寫的循環(iterative)型的cordic,可通過generic配置。帶一個不可綜合和可綜合的testbench(for altera)。稍微改動可應用于xilinx fpga

  標簽： cordic opencores org 算法

  上傳時間： 2017-04-10

  上傳用戶：ljt101007

• EDA 工具的使用免費下載

  資源簡介：EDA 工具的使用，及verilog和VHDL語句講解！有實際例子即仿真過程！

  標簽： EDA

  上傳時間： 2013-12-12

  上傳用戶：日光微瀾

• 有實驗結果,用MOSIN6編寫的,是verilog HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在Ver免費下載

  資源簡介：有實驗結果,用MOSIN6編寫的,是verilog HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在verilog模塊中應用計數器； 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...

  標簽： verilog MOSIN6 HDL Ver

  上傳時間： 2016-11-19

  上傳用戶：mhp0114

• verilog HDL數字設計與綜合（第二版）免費下載

  資源簡介：·本書從用戶的角度全面闡述了verilog HDL語言的重要細節和基本設計方法，并詳細介紹了verilog 2001版的主要改進部分。本書重點關注如何應用verilog語言進行數字電路和系統的設計和驗證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及...

  標簽： verilog nbsp HDL 數字設計

  上傳時間： 2013-04-24

  上傳用戶：gyq

• arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核免費下載

  資源簡介：arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學習arm和FPGA開發有幫助。

  標簽： verilog fpga arm9 arm

  上傳時間： 2013-08-23

  上傳用戶：xlcky

• verilog編碼與綜合中的非阻塞性賦值免費下載

  資源簡介：verilog編碼與綜合中的非阻塞性賦值

  標簽： verilog 編碼 非阻塞性賦值

  上傳時間： 2013-12-23

  上傳用戶：杜瑩12345

• 綜合命令,約束語句免費下載

  資源簡介：綜合命令,約束語句

  標簽： 命令

  上傳時間： 2015-02-27

  上傳用戶：彭玖華

• 能綜合的YCrCb2RGB模塊（verilog)_采用3級流水線,用fpga做小數運算免費下載

  資源簡介：能綜合的YCrCb2RGB模塊（verilog)_采用3級流水線,用fpga做小數運算，還有就是流水線技術

  標簽： YCrCb2RGB verilog fpga 模塊

  上傳時間： 2013-12-06

  上傳用戶：aa17807091

• 一個可綜合的串并轉換接口verilog源代碼免費下載

  資源簡介：一個可綜合的串并轉換接口verilog源代碼

  標簽： verilog 串并轉換 接口 源代碼

  上傳時間： 2014-01-07

  上傳用戶：txfyddz

• SDRAM 控制器的verilog代碼 經過綜合驗證過的.無截壓密碼免費下載

  資源簡介：SDRAM 控制器的verilog代碼 經過綜合驗證過的.無截壓密碼

  標簽： verilog SDRAM 控制器 代碼

  上傳時間： 2013-12-19

  上傳用戶：semi1981

• 拿verilog和vhdl編寫的串口通信代碼(可綜合)免費下載

  資源簡介：拿verilog和vhdl編寫的串口通信代碼(可綜合)

  標簽： verilog vhdl 編寫 串口通信

  上傳時間： 2015-08-22

  上傳用戶：bcjtao

• 一個可以綜合的verilog 寫的FIFO存儲器 內附文檔說明免費下載

  資源簡介：一個可以綜合的verilog 寫的FIFO存儲器 內附文檔說明

  標簽： verilog FIFO 存儲器 文檔

  上傳時間： 2015-11-15

  上傳用戶：Avoid98

• 本書是一本verilog語言設計和綜合手冊,對學習verilog語言有很大作用,值得閱讀.免費下載

  資源簡介：本書是一本verilog語言設計和綜合手冊,對學習verilog語言有很大作用,值得閱讀.

  標簽： verilog 語言

  上傳時間： 2015-11-21

  上傳用戶：hustfanenze

• FIFO的verilog程序 已在modelsim中編譯通過 并且可以通過DC進行綜合免費下載

  資源簡介：FIFO的verilog程序 已在modelsim中編譯通過 并且可以通過DC進行綜合

  標簽： modelsim verilog FIFO 程序

  上傳時間： 2015-11-22

  上傳用戶：qq521