資源簡(jiǎn)介：The PPC405 Virtex-4 is a Wrapper around the Virtex-4PowerPC? 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
上傳時(shí)間： 2014-12-05
上傳用戶：flg0001
資源簡(jiǎn)介：The PPC405 Virtex-4 is a Wrapper around the Virtex-4PowerPC? 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
上傳時(shí)間： 2015-01-02
上傳用戶：JIUSHICHEN
資源簡(jiǎn)介：? The data plane of the reference design consists of a configurable multi-channel XBERT modulethat generates and checks high-speed serial data transmitted and received by the MGTs. Eachchannel in the XBERT module consists of two MGTs (MG...
上傳時(shí)間： 2013-12-25
上傳用戶：jkhjkh1982
資源簡(jiǎn)介：This the 8th release of PicoBlaze for Spartan-3, Spartan-3E Virtex-II, Virtex-IIPro and Virtex-4 devices by Picoblaze
上傳時(shí)間： 2016-02-08
上傳用戶：cccole0605
資源簡(jiǎn)介：Xilinx Virtex 4 ML405開發(fā)平臺(tái)的原理圖 設(shè)置引腳文件的時(shí)候可以用到
上傳時(shí)間： 2013-11-30
上傳用戶：AbuGe
資源簡(jiǎn)介：xilinx Virtex-4 fpga開發(fā)板（ML402,ML403等）的使用入門手冊(cè)
上傳時(shí)間： 2013-12-26
上傳用戶：mpquest
資源簡(jiǎn)介：這個(gè)設(shè)計(jì)是使用Virtex-4實(shí)現(xiàn)DDR的控制器的，設(shè)計(jì)分為三個(gè)主要模塊：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,當(dāng)然還有測(cè)試模塊。
上傳時(shí)間： 2017-05-20
上傳用戶：llandlu
資源簡(jiǎn)介：EDK 9.1 MicroBlaze Tutorial in Virtex-4
上傳時(shí)間： 2013-11-26
上傳用戶：xiaodu1124
資源簡(jiǎn)介：? This document presents design techniques and reference circuits that power Virtex?-4 FXRocketIO? multi-gigabit transceivers (MGTs) operating at data rates below 3.125 Gb/s.When using multiple transceivers, it is sometimes preferred t...
上傳時(shí)間： 2013-11-18
上傳用戶：huang111
資源簡(jiǎn)介：This application note provides step-by-step instructions on how to recreate a Tri-Mode Ethernet(TEMAC) performance testing system using the ML405 board and MontaVista Linux 4.0. Thisapplication note shows how to set up a simple EDK Base Sys...
上傳時(shí)間： 2013-11-11
上傳用戶：saharawalker
資源簡(jiǎn)介：隨著信息技術(shù)的飛速發(fā)展，數(shù)據(jù)吞吐量急劇增長(zhǎng)，要求有更高的傳輸速度，來滿足大量數(shù)據(jù)的傳輸，而原有的并行數(shù)據(jù)傳輸總線結(jié)構(gòu)上存在自身無法克服的缺陷，在高頻環(huán)境下容易串?dāng)_，而增大誤碼率。SATA串行總線技術(shù)應(yīng)運(yùn)而生。作為一種新型的總線接口，它提供了高達(dá)...
上傳時(shí)間： 2013-04-24
上傳用戶：sz_hjbf
資源簡(jiǎn)介：本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)，使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析，對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場(chǎng)...
上傳時(shí)間： 2013-04-24
上傳用戶：lijinchuan
資源簡(jiǎn)介：密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算，和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比，F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本...
上傳時(shí)間： 2013-06-08
上傳用戶：小楓殘?jiān)?/p>
資源簡(jiǎn)介：隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功...
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
資源簡(jiǎn)介：在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上...
上傳時(shí)間： 2013-06-25
上傳用戶：songnanhua
資源簡(jiǎn)介：密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算，和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比，F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本...
上傳時(shí)間： 2013-07-20
上傳用戶：561596
資源簡(jiǎn)介：ISE 7.1i獨(dú)特的集成度、高速度以及易用性可以幫助設(shè)計(jì)人員解決所面臨的最緊迫的一些挑戰(zhàn)。新版工具集成了主要功耗分析、分層設(shè)計(jì)、仿真和調(diào)試等功能，還支持目前應(yīng)用越來越多的基于Linux的設(shè)計(jì)環(huán)境。工具中還包括了針對(duì)在所有性能領(lǐng)域全球都最快的FPGA - Virt...
上傳時(shí)間： 2013-07-14
上傳用戶：dianxin61
資源簡(jiǎn)介：隨著數(shù)字電視全國(guó)范圍丌播時(shí)間表的臨近，數(shù)字電視技術(shù)得到很大發(fā)展，數(shù)字電視信號(hào)在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進(jìn)一步標(biāo)準(zhǔn)化，數(shù)字電視傳播途徑也越來越廣，在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號(hào)得到迅速發(fā)展。借著2008年奧運(yùn)的東風(fēng)，數(shù)字電視領(lǐng)...
上傳時(shí)間： 2013-04-24
上傳用戶：jiangfire
資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。
上傳時(shí)間： 2013-08-07
上傳用戶：ainimao
資源簡(jiǎn)介：? The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specifica...
上傳時(shí)間： 2013-11-24
上傳用戶：18707733937
資源簡(jiǎn)介：xilinx的嵌入式開發(fā)xps，Virtex-4的mini開發(fā)板手冊(cè)
上傳時(shí)間： 2015-06-29
上傳用戶：qoovoop
資源簡(jiǎn)介：xilinx的嵌入式開發(fā)xps，Virtex-4的說明文檔
上傳時(shí)間： 2015-06-29
上傳用戶：liglechongchong
資源簡(jiǎn)介：xilinx的嵌入式開發(fā)xps，Virtex-4的401開發(fā)板用戶手冊(cè)
上傳時(shí)間： 2013-12-17
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：xilinx的嵌入式開發(fā)xps，Virtex-4的450開發(fā)板用戶手冊(cè)
上傳時(shí)間： 2015-06-29
上傳用戶：ruan2570406
資源簡(jiǎn)介：xilinx的嵌入式開發(fā)xps，Virtex-4的dsp發(fā)板用戶手冊(cè)
上傳時(shí)間： 2014-01-15
上傳用戶：sssl
資源簡(jiǎn)介：在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過程中受益于Xilinx® 的Virtex™ -5 FPGA構(gòu)建模塊，特別是新的ExpressFa...
上傳時(shí)間： 2015-08-29
上傳用戶：thesk123
資源簡(jiǎn)介：Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的設(shè)計(jì)”描述將 TI TMSC6000 EMIF 連接到 Virtex?-II 系列或 Spartan?-3 FPGA 的實(shí)現(xiàn)。 ? 第 3 章...
上傳時(shí)間： 2016-12-06
上傳用戶：litianchu
資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。
上傳時(shí)間： 2014-01-22
上傳用戶：duoshen1989
資源簡(jiǎn)介：數(shù)字電子技術(shù)電子教案 PPT格式
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：2.1.4 Virtex-ⅡPRO和和Virtex-ⅡPROX系列產(chǎn)品。
上傳時(shí)間： 2013-11-04
上傳用戶：jackgao
