Wimax 交織器的實(shí)現(xiàn)程序。。另加詳細(xì)的算法
標(biāo)簽： Wimax 交織器 程序 算法
上傳時間： 2016-11-28
上傳用戶：2525775
半加器 或門 1位二進(jìn)制全加器頂層設(shè)計描述
標(biāo)簽： 半加器 二進(jìn)制 全加器 或門
上傳時間： 2014-01-03
上傳用戶：cursor
一個全加器的VHDL程序,經(jīng)過編譯和仿真.
標(biāo)簽： VHDL 全加器 仿真 程序
上傳時間： 2013-12-24
上傳用戶：xhz1993
基于eda中vhdl語言的一位全加器的設(shè)計，詳細(xì)的設(shè)計過程和實(shí)驗現(xiàn)象，相互學(xué)習(xí)
標(biāo)簽： vhdl eda 語言 全加器
上傳時間： 2014-01-15
上傳用戶：baiom
此程序是用VHDL硬件描述語言編寫的,實(shí)現(xiàn)四位全加器的功能
標(biāo)簽： VHDL 程序 硬件描述語言 全加器
上傳時間： 2017-01-07
上傳用戶：天誠24
vhdl語言的100個例子 VHDL語言100例 第1例 帶控制端口的加法器 第2例 無控制端口的加法器 第3例 乘法器 第4例 比較器 第5例 二路選擇器 第6例 寄存器 第7例 移位寄存器 第8例 綜合單元庫 第9例 七值邏輯與基本數(shù)據(jù)類型 第10例 函數(shù)
標(biāo)簽： 100 vhdl VHDL 語言
上傳時間： 2013-12-13
上傳用戶：古谷仁美
1位全加器的vhdl設(shè)計 通過兩個半加起實(shí)現(xiàn)
標(biāo)簽： vhdl 全加器
上傳時間： 2017-01-12
上傳用戶：徐孺
這是我在ISP編程實(shí)驗中獨(dú)立編寫的采用結(jié)構(gòu)化描述的四位全加器，通過四次映射一位全加器的方式實(shí)現(xiàn)了四位全加器的功能，并附有數(shù)碼顯示模塊，將全加器的運(yùn)算結(jié)果輸出到數(shù)碼管顯示。
標(biāo)簽： ISP 編程實(shí)驗 獨(dú)立 全加器
上傳時間： 2017-01-19
上傳用戶：1583060504
這個源程序是關(guān)于全加器的，又需要的同學(xué)可以借鑒一下
標(biāo)簽： 源程序 全加器
上傳時間： 2014-01-12
上傳用戶：LouieWu
帶有同步預(yù)置的加載左右移位寄存器VHDL源代碼
標(biāo)簽： VHDL 預(yù)置 移位寄存器 源代碼
上傳時間： 2013-12-09
上傳用戶：xsnjzljj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
