帶有同步預置的加載左右移位寄存器VHDL源代碼
標簽： VHDL 預置 移位寄存器 源代碼
上傳時間： 2013-12-09
上傳用戶：xsnjzljj
RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
標簽： CORDIC FIFO 204 188
上傳時間： 2017-01-24
上傳用戶：縹緲
通過VHDL實現4位全加器，8位全加器，和8位通用寄存器的設計
標簽： VHDL 全加器
上傳時間： 2014-01-11
上傳用戶：lanwei
用VHDL寫的一個8位全加器的實驗程序,供新手參考
標簽： VHDL 8位 全加器 實驗
上傳時間： 2017-03-03
上傳用戶：lx9076
8位全加器的VHDL描述，可用MAX+plusⅡ運行測試
標簽： VHDL 8位 全加器
上傳時間： 2014-01-16
上傳用戶：erkuizhang
一種寬頻帶3dB環形電橋設計 本文討論并設計了一種改進的 3dB寬頻帶環形電橋。采用在各引出臂上加四分之 一波長阻抗變換器，并將環分為特性阻抗不同的六段，使其帶寬增寬，理論上帶寬可以達到40％左右。并給出了微帶型電橋的設計、仿真及實測結果。
標簽： 3dB 寬頻帶 環形 電橋
上傳時間： 2013-12-17
上傳用戶：氣溫達上千萬的
用VHDL語言實現半加器。已經通過編譯和仿真
標簽： VHDL 語言 半加器 仿真
上傳時間： 2013-12-30
上傳用戶：cc1915
軟件的使用程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,
標簽： BCD 軟件 使用程序 8位
上傳時間： 2014-01-05
上傳用戶：xzt
使用Vhdl語言實現數字電路全加器功能，算法比較簡單，供初學者參考。
標簽： Vhdl 語言 數字電路 全加器
上傳時間： 2013-12-10
上傳用戶：lhw888
全加器和記數器的測試文件，可直接用于modsim測試
標簽： 全加器 記數 測試
上傳時間： 2014-01-09
上傳用戶：sssl
蟲蟲下載站版權所有 京ICP備2021023401號-1
