相 關(guān) 資 源

• 基于fpga設(shè)計(jì)的相關(guān)論文資料大全 84篇免費(fèi)下載

  資源簡(jiǎn)介：基于fpga設(shè)計(jì)的相關(guān)論文資料大全 84篇用fpga實(shí)現(xiàn)FFT的研究 劉朝暉　　韓月秋 摘　要　目的　針對(duì)高速數(shù)字信號(hào)處理的要求，給出了用現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)實(shí)現(xiàn)的 快速傅里葉變換(FFT)方案.方法　算法為按時(shí)間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點(diǎn)運(yùn) 算方...

  標(biāo)簽： fpga

  上傳時(shí)間： 2022-03-23

  上傳用戶(hù)：

• 關(guān)于fpga功耗的相關(guān)論文免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于fpga功耗的相關(guān)論文，想深入fpga的朋友可以看看！

  標(biāo)簽： fpga 功耗 論文

  上傳時(shí)間： 2013-08-30

  上傳用戶(hù)：acwme

• 基于fpga設(shè)計(jì)的綜合技術(shù)分析免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基于fpga設(shè)計(jì)的綜合技術(shù)分析總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga

  上傳時(shí)間： 2022-03-18

  上傳用戶(hù)：

• 基于fpga設(shè)計(jì)的出租車(chē)計(jì)費(fèi)系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：畢設(shè)基于fpga設(shè)計(jì)的出租車(chē)計(jì)費(fèi)系統(tǒng).基于fpga設(shè)計(jì)的出租車(chē)計(jì)費(fèi)系統(tǒng)

  標(biāo)簽： fpga 出租車(chē)計(jì)費(fèi)系統(tǒng)

  上傳時(shí)間： 2013-07-10

  上傳用戶(hù)：lx9076

• 關(guān)于fpga功耗的相關(guān)論文免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于fpga功耗的相關(guān)論文，想深入fpga的朋友可以看看！

  標(biāo)簽： fpga 功耗 論文

  上傳時(shí)間： 2014-01-09

  上傳用戶(hù)：woshini123456

• labview設(shè)計(jì)以及相關(guān)論文資料免費(fèi)下載

  資源簡(jiǎn)介：labview設(shè)計(jì)以及相關(guān)論文資料，數(shù)據(jù)采集及數(shù)據(jù)采集資料

  標(biāo)簽： labview 論文資料

  上傳時(shí)間： 2015-10-23

  上傳用戶(hù)：manking0408

• 基于fpga設(shè)計(jì)的數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga設(shè)計(jì)的數(shù)字頻率計(jì)，用VHDL寫(xiě)的代碼。。。。有6各模塊

  標(biāo)簽： fpga 數(shù)字頻率計(jì)

  上傳時(shí)間： 2014-11-18

  上傳用戶(hù)：myworkpost

• 維特比譯碼器的asic設(shè)計(jì)的相關(guān)論文免費(fèi)下載

  資源簡(jiǎn)介：維特比譯碼器的asic設(shè)計(jì)的相關(guān)論文

  標(biāo)簽： asic 譯碼器 論文

  上傳時(shí)間： 2014-01-09

  上傳用戶(hù)：wys0120

• 基于fpga設(shè)計(jì)的字符VGA LCD顯示實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明免費(fèi)下載

  資源簡(jiǎn)介：基于fpga設(shè)計(jì)的字符VGA? LCD顯示實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明,通過(guò)字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為 8 進(jìn)制 mif 文件存放到單端口的 ROM IP 核中，再?gòu)腞OM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來(lái)顯示到 VGA 上，fpga型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus...

  標(biāo)簽： fpga vga lcd

  上傳時(shí)間： 2021-12-18

  上傳用戶(hù)：

• 基于fpga設(shè)計(jì)的sdram讀寫(xiě)測(cè)試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明 DR免費(fèi)下載

  資源簡(jiǎn)介：基于fpga設(shè)計(jì)的sdram讀寫(xiě)測(cè)試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明，DRAM選用海力士公司的 HY57V2562 型號(hào),容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號(hào)都是時(shí)鐘信號(hào)。fpga型號(hào)...

  標(biāo)簽： fpga sdram verilog quartus

  上傳時(shí)間： 2021-12-18

  上傳用戶(hù)：

• 基于fpga設(shè)計(jì)的vga顯示測(cè)試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明 fpga免費(fèi)下載

  資源簡(jiǎn)介：基于fpga設(shè)計(jì)的vga顯示測(cè)試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明，fpga型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ? ?rst_n, //vga outpu...

  標(biāo)簽： fpga vga顯示 verilog quartus

  上傳時(shí)間： 2021-12-19

  上傳用戶(hù)：kingwide

• 基于fpga技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基于fpga技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga 數(shù)字相關(guān)器

  上傳時(shí)間： 2021-11-29

  上傳用戶(hù)：

• pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料免費(fèi)下載

  資源簡(jiǎn)介：可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。

  標(biāo)簽： verilog fpga vhdl pld

  上傳時(shí)間： 2013-08-06

  上傳用戶(hù)：李彥東

• 一個(gè)基于CPLD/fpga的半整數(shù)分頻器的設(shè)計(jì)的文檔資料免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)基于CPLD/fpga的半整數(shù)分頻器的設(shè)計(jì)的文檔資料

  標(biāo)簽： CPLD fpga 整數(shù) 分頻器

  上傳時(shí)間： 2016-07-13

  上傳用戶(hù)：CHENKAI

• 基于minigui的軟鍵盤(pán)設(shè)計(jì)的相關(guān)資料免費(fèi)下載

  資源簡(jiǎn)介：基于minigui的軟鍵盤(pán)設(shè)計(jì)的相關(guān)資料，包括一些源代碼和網(wǎng)頁(yè)以及pdf文檔

  標(biāo)簽： minigui 軟鍵盤(pán)

  上傳時(shí)間： 2017-06-27

  上傳用戶(hù)：hgy9473

• 地面數(shù)字電視融合方案發(fā)端的fpga設(shè)計(jì)與仿真免費(fèi)下載

  資源簡(jiǎn)介：本項(xiàng)目完成的是中國(guó)地面數(shù)字電視融合方案發(fā)端系統(tǒng)的fpga設(shè)計(jì)與實(shí)現(xiàn)。采用Stratix系列的EP1S80F1020C5fpga為基礎(chǔ)構(gòu)建了主硬件處理平臺(tái)。系統(tǒng)中能量擴(kuò)散、LDPC編碼、符號(hào)交織、星座映射、同步PN頭插入、3780點(diǎn)IFFTOFDM調(diào)制以及信號(hào)成形4倍插值滾降濾波器等都是...

  標(biāo)簽： fpga 地面數(shù)字電視 仿真 方案

  上傳時(shí)間： 2013-07-05

  上傳用戶(hù)：qq521

• 基于fpga的MPEG4編解碼芯片開(kāi)發(fā)系統(tǒng)設(shè)計(jì)研究免費(fèi)下載

  資源簡(jiǎn)介：MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專(zhuān)用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級(jí),但電路復(fù)雜,電路功耗大.專(zhuān)用視頻編解碼器結(jié)構(gòu)硬件開(kāi)銷(xiāo)小,處理速度高.該文主要研究專(zhuān)用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法...

  標(biāo)簽： MPEG4 fpga 編解碼芯片 開(kāi)發(fā)系統(tǒng)

  上傳時(shí)間： 2013-06-15

  上傳用戶(hù)：it男一枚

• 用VHDL語(yǔ)言設(shè)計(jì)基于fpga器件的高采樣率FIR濾波器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)基于fpga器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL fpga FIR 語(yǔ)言

  上傳時(shí)間： 2013-08-07

  上傳用戶(hù)：ukuk

• 一種基于fpga 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法免費(fèi)下載

  資源簡(jiǎn)介：一種基于fpga 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns

  標(biāo)簽： fpga FFT 并行 設(shè)計(jì)方法

  上傳時(shí)間： 2013-08-16

  上傳用戶(hù)：467368609

• 基于fpga技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用 原理詳細(xì)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用 原理詳細(xì)！！！1

  標(biāo)簽： fpga 存儲(chǔ)器

  上傳時(shí)間： 2013-08-20

  上傳用戶(hù)：chukeey

• 一種基于fpga-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：一種基于fpga-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)

  標(biāo)簽： fpga-VLSI 設(shè)計(jì)方案

  上傳時(shí)間： 2013-08-26

  上傳用戶(hù)：zhyiroy

• 基于fpga設(shè)計(jì)的FIR濾波器的實(shí)現(xiàn)與對(duì)比免費(fèi)下載

  資源簡(jiǎn)介：描述了基于fpga的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱(chēng)的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過(guò)fpga編程實(shí)現(xiàn)上述幾種算法，并給出所用的資...

  標(biāo)簽： fpga FIR 濾波器 對(duì)比

  上傳時(shí)間： 2013-12-09

  上傳用戶(hù)：lvzhr

• 可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料免費(fèi)下載

  資源簡(jiǎn)介：可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧

  標(biāo)簽： verilog fpga vhdl pld

  上傳時(shí)間： 2014-01-03

  上傳用戶(hù)：stewart·

• 基于單片機(jī)的智能避障小車(chē)設(shè)計(jì)的畢業(yè)論文免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基于單片機(jī)的智能避障小車(chē)設(shè)計(jì)的畢業(yè)論文文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： 單片機(jī) 智能小車(chē)

  上傳時(shí)間： 2021-12-16

  上傳用戶(hù)：

• 基于fpga實(shí)現(xiàn)的多路PWM設(shè)計(jì)講解免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基于fpga實(shí)現(xiàn)的多路PWM設(shè)計(jì)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga pwm

  上傳時(shí)間： 2022-01-18

  上傳用戶(hù)：canderile

• 數(shù)字電視地面廣播傳輸系統(tǒng)發(fā)端fpga設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：本項(xiàng)目完成的是基于中國(guó)“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國(guó)家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)fpga設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 fpga為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向...

  標(biāo)簽： fpga 數(shù)字電視 地面廣播

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：zzbbqq99n

• fpga設(shè)計(jì)頻率計(jì)全套資料免費(fèi)下載

  資源簡(jiǎn)介：fpga設(shè)計(jì)頻率計(jì)全套資料，我希望對(duì)大家啊好似有用的

  標(biāo)簽： fpga 頻率計(jì)

  上傳時(shí)間： 2013-08-07

  上傳用戶(hù)：life840315

• 基于fpga設(shè)計(jì)數(shù)字鎖相環(huán)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案

  標(biāo)簽： fpga 數(shù)字鎖相環(huán)

  上傳時(shí)間： 2013-08-19

  上傳用戶(hù)：Huge_Brother

• 一種基于fpga實(shí)現(xiàn)的FFT結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：一種基于fpga實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開(kāi)始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)fpga 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： fpga FFT

  上傳時(shí)間： 2013-08-20

  上傳用戶(hù)：linlin

• 基于fpga設(shè)計(jì)的FIR濾波器的實(shí)現(xiàn)與對(duì)比免費(fèi)下載

  資源簡(jiǎn)介：描述了基于fpga的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱(chēng)的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過(guò)fpga編程實(shí)現(xiàn)上述幾種算法，并給出所用的資...

  標(biāo)簽： fpga FIR 濾波器 對(duì)比

  上傳時(shí)間： 2013-10-30

  上傳用戶(hù)：1101055045