PE管道熱熔對(duì)接焊的工藝參數(shù)隨管道尺度和環(huán)境條件的不同而不同,同時(shí)還受人為因素的影響,對(duì)焊接機(jī)自動(dòng)化程度要求很高。介紹了基于ARM嵌入式熱熔焊接機(jī)智能控制器的硬件和軟件的設(shè)計(jì)方案。此方案符合焊接各個(gè)階段工藝參數(shù)指標(biāo),并具有操作糾錯(cuò)及錯(cuò)誤信息管理功能,最大程度地消除了人為因素的影響,提高焊接質(zhì)量,并具備焊接數(shù)據(jù)的可追溯性,便于管理人員對(duì)焊接工程的管理。
上傳時(shí)間： 2014-12-31
上傳用戶(hù)：515414293
PCI Express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線(xiàn)標(biāo)準(zhǔn)的下一代標(biāo)準(zhǔn)。PCI Express利用串行的連接特點(diǎn)能輕松將數(shù)據(jù)傳輸速度提到一個(gè)很高的頻率，達(dá)到遠(yuǎn)遠(yuǎn)超出PCI總線(xiàn)的傳輸速率。一個(gè)PCI Express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數(shù)據(jù)帶寬。x1的通道能實(shí)現(xiàn)單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核，為實(shí)現(xiàn)單片可配置PCI-Express總線(xiàn)解決方案提供了可能。 本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上，使用Virtex5LXT50 FPGA芯片設(shè)計(jì)PCI Express接口硬件電路，實(shí)現(xiàn)PCI-Express數(shù)據(jù)傳輸
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：wtrl
中央處理器（Central Processing Unit）的縮寫(xiě)，即CPU，CPU是電腦中的核心配件，只有火柴盒那么大，幾十張紙那么厚，但它卻是一臺(tái)計(jì)算機(jī)的運(yùn)算核心和控制核心。電腦中所有操作都由CPU負(fù)責(zé)讀取指令，對(duì)指令譯碼并執(zhí)行指令的核心部件。 中央處理器（Central Processing Unit，CPU），是電子計(jì)算機(jī)的主要設(shè)備之一。其功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)。所謂的計(jì)算機(jī)的可編程性主要是指對(duì)CPU的編程。 CPU CPU是計(jì)算機(jī)中的核心配件，只有火柴盒那么大，幾十張紙那么厚，但它卻是一臺(tái)計(jì)算機(jī)的運(yùn)算核心和控制核心。計(jì)算機(jī)中所有操作都由CPU負(fù)責(zé)讀取指令，對(duì)指令譯碼并執(zhí)行指令的核心部件。 CPU、內(nèi)部存儲(chǔ)器和輸入/輸出設(shè)備是電子計(jì)算機(jī)的三大核心部件。
標(biāo)簽： 處理器
上傳時(shí)間： 2013-10-24
上傳用戶(hù)：kang1923
規(guī)范產(chǎn)品的 PCB 工藝設(shè)計(jì)，規(guī)定PCB 工藝設(shè)計(jì)的相關(guān)參數(shù)，使得PCB 的設(shè)計(jì)滿(mǎn)足可生產(chǎn)性、可測(cè)試性、安規(guī)、EMC、EMI 等的技術(shù)規(guī)范要求，在產(chǎn)品設(shè)計(jì)過(guò)程中構(gòu)建產(chǎn)品的工藝、技術(shù)、質(zhì)量、成本優(yōu)勢(shì)。
標(biāo)簽： PCB 工藝規(guī)范 安規(guī)
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：R50974
關(guān)于電子產(chǎn)品器件組裝、PCBA生產(chǎn)、DFM(可制造性設(shè)計(jì))、測(cè)試策略、維修的資料，很詳細(xì)，值得學(xué)習(xí)研究
標(biāo)簽： 表面貼片
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：kernaling
我司是專(zhuān)業(yè)PCB樣板制造的生產(chǎn)企業(yè)www.syjpcb.com/w 現(xiàn)在我司工程部提供的PCB設(shè)計(jì)規(guī)則要求
標(biāo)簽： PCB 可制造性 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：robter
CAM350 為PCB 設(shè)計(jì)和PCB 生產(chǎn)提供了相應(yīng)的工具（CAM350 for PCB Designers 和CAM350 for CAM Engineers），很容易地把PCB設(shè)計(jì)和PCB生產(chǎn)融合起來(lái)。CAM350 v8.7的目標(biāo)是在PCB設(shè)計(jì)和PCB制造之間架起一座橋梁隨著如今電子產(chǎn)品的朝著小體積、高速度、低價(jià)格的趨勢(shì)發(fā)展，導(dǎo)致了設(shè)計(jì)越來(lái)越復(fù)雜，這就要求精確地把設(shè)計(jì)數(shù)據(jù)轉(zhuǎn)換到PCB生產(chǎn)加工中去。CAM350為您提供了從PCB設(shè)計(jì)到生產(chǎn)制程的完整流程，從PCB設(shè)計(jì)數(shù)據(jù)到成功的PCB生產(chǎn)的轉(zhuǎn)化將變得高效和簡(jiǎn)化。基于PCB制造過(guò)程，CAM350為PCB設(shè)計(jì)和PCB生產(chǎn)提供了相應(yīng)的工具（CAM350 for PCB Designers和CAM350 for CAM Engineers），很容易地把PCB設(shè)計(jì)和PCB生產(chǎn)融合起來(lái)。平滑流暢地轉(zhuǎn)換完整的工程設(shè)計(jì)意圖到PCB生產(chǎn)中提高PCB設(shè)計(jì)的可生產(chǎn)性，成就成功的電子產(chǎn)品為PCB設(shè)計(jì)和制造雙方提供有價(jià)值的橋梁作用CAM350是一款獨(dú)特、功能強(qiáng)大、健全的電子工業(yè)應(yīng)用軟件。DOWNSTREAM開(kāi)發(fā)了最初的基于PCB設(shè)計(jì)平臺(tái)的CAM350，到基于整個(gè)生產(chǎn)過(guò)程的CAM350并且持續(xù)下去。CAM350功能強(qiáng)大，應(yīng)用廣泛，一直以來(lái)它的信譽(yù)和性能都是無(wú)與倫比的。 CAM350PCB設(shè)計(jì)的可制造性分析和優(yōu)化工具今天的PCB 設(shè)計(jì)和制造人員始終處于一種強(qiáng)大的壓力之下，他們需要面對(duì)業(yè)界不斷縮短將產(chǎn)品推向市場(chǎng)的時(shí)間、品質(zhì)和成本開(kāi)銷(xiāo)的問(wèn)題。在48 小時(shí)，甚至在24 小時(shí)內(nèi)完成工作更是很平常的事，而產(chǎn)品的復(fù)雜程度卻在日益增加，產(chǎn)品的生命周期也越來(lái)越短，因此，設(shè)計(jì)人員和制造人員之間協(xié)同有效工作的壓力也隨之越來(lái)越大！隨著電子設(shè)備的越來(lái)越小、越來(lái)越復(fù)雜，使得致力于電子產(chǎn)品開(kāi)發(fā)每一個(gè)人員都需要解決批量生產(chǎn)的問(wèn)題。如果到了完成制造之后發(fā)現(xiàn)設(shè)計(jì)失敗了，則你將錯(cuò)過(guò)推向市場(chǎng)的大好時(shí)間。所有的責(zé)任并不在于制造加工人員，而是這個(gè)項(xiàng)目的全體人員。多年的實(shí)踐已經(jīng)證明了，你需要清楚地了解到有關(guān)制造加工方面的需求是什么，有什么方面的限制，在PCB設(shè)計(jì)階段或之后的處理過(guò)程是什么。為了在制造加工階段能夠協(xié)同工作，你需要在設(shè)計(jì)和制造之間建立一個(gè)有機(jī)的聯(lián)系橋梁。你應(yīng)該始終保持清醒的頭腦，記住從一開(kāi)始，你的設(shè)計(jì)就應(yīng)該是容易制造并能夠取得成功的。CAM350 在設(shè)計(jì)領(lǐng)域是一個(gè)物有所值的制造分析工具。CAM350 能夠滿(mǎn)足你在制造加工方面的需求，如果你是一個(gè)設(shè)計(jì)人員，你能夠建立你的設(shè)計(jì)，將任務(wù)完成后提交給產(chǎn)品開(kāi)發(fā)過(guò)程中的下一步工序。現(xiàn)在采用CAM350，你能夠處理面向制造方面的一些問(wèn)題，進(jìn)行一些簡(jiǎn)單地處理，但是對(duì)于PCB設(shè)計(jì)來(lái)說(shuō)是非常有效的，這就被成為"可制造性(Manufacturable)"。可制造性設(shè)計(jì)(Designing for Fabrication)使用DFF Audit，你能夠確保你的設(shè)計(jì)中不會(huì)包含任何制造規(guī)則方面的沖突(Manufacturing Rule Violations)。DFF Audit 將執(zhí)行超過(guò)80 種裸板分析檢查，包括制造、絲印、電源和地、信號(hào)層、鉆孔、阻焊等等。建立一種全新的具有藝術(shù)特征的Latium 結(jié)構(gòu)，運(yùn)行DFF Audit 僅僅需要幾分鐘的時(shí)間，并具有很高的精度。在提交PCB去加工制造之間，就能夠定位、標(biāo)識(shí)并立刻修改所有的沖突，而不是在PCB板制造加工之后。DFF Audit 將自動(dòng)地檢查酸角(acid traps)、阻焊條(soldermask slivers)、銅條(copper slivers)、殘缺熱焊盤(pán)(starved thermals)、焊錫搭橋(soldermask coverage)等等。它將能夠確保阻焊數(shù)據(jù)的產(chǎn)生是根據(jù)一定安全間距，確保沒(méi)有潛在的焊錫搭橋的條件、解決酸角(Acid Traps)的問(wèn)題，避免在任何制造車(chē)間的CAM部門(mén)產(chǎn)生加工瓶頸。
標(biāo)簽： CAM 350 使用說(shuō)明
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：chongchongsunnan
內(nèi)容大綱 • DFX規(guī)范簡(jiǎn)介 • 印制板DFM • 印制板DFA • 印制板制造過(guò)程中常見(jiàn)的設(shè)計(jì)缺陷
上傳時(shí)間： 2013-11-03
上傳用戶(hù)：旭521
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿(mǎn)足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專(zhuān)用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：563686540
本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過(guò)下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語(yǔ)言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：hz07104032
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
