成人午夜激情影院,国产欧美精品久久,欧美国产日本韩

校準(zhǔn)差

多路18b20測溫顯示系統,可同時測量n個第三18b20

多路18b20測溫顯示系統,可同時測量n個第三18b20

標簽： 18b20 多路測溫顯示系統

上傳時間： 2013-08-21

上傳用戶：zhangchu0807
信號糾錯---CRC校驗參考設計

信號糾錯---CRC校驗參考設計。使用Xilinx公司器件

標簽： CRC 信號糾錯校驗參考設計

上傳時間： 2013-08-24

上傳用戶：希醬大魔王
使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n

8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

標簽： 128 FlashRom 8051 KB

上傳時間： 2013-08-30

上傳用戶：cainaifa
自己現在用的CPLD下載線原理圖用74HC244芯片\r\n

自己現在用的CPLD下載線，用74HC244芯片\r\n要注意設置下載模式

標簽： CPLD 244 74 HC

上傳時間： 2013-08-31

上傳用戶：dancnc
用CPLD設計實現一個具有預置數的數字鐘

本設計要實現一個具有預置數的數字鐘的設計,具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時、分、秒 \r\n3. 具有校時,整點報時和秒表功能 \r\n4. 進行系統模擬仿真和下載編程實驗,驗證系統的正確性 \r\n

標簽： CPLD 設計實現數字預置數

上傳時間： 2013-09-01

上傳用戶：ysjing
利用Allegro進行差分信號（Differential Signal）在高速電路設計需要注意的問題

差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，差分線大多為電路中最關鍵的信號，差分線布線的好壞直接影響到PCB板子信號質量。

標簽： Differential Allegro Signal 差分信號

上傳時間： 2013-09-04

上傳用戶：jennyzai
<快學易用Protel99se>\r\n

\r\n經典的Protel99se入門教程，孫輝著北京郵電大學出版社出版

標簽： Protel 99 se

上傳時間： 2013-09-11

上傳用戶：Yukiseop
共模保護和差模保護

共差摸

標簽： 共模保護差模保護

上傳時間： 2013-10-13

上傳用戶：coeus
MT-003 了解SINAD、ENOB、SNR、THD、THD + N、SFDR，不在噪底中迷失

用于定量表示ADC動態性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位數)、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態范圍)

標簽： THD SINAD ENOB SFDR

上傳時間： 2014-01-22

上傳用戶：魚哥哥你好
使用負輸入電壓的單電源全差動放大器驅動ADC

單端雙極輸入信號的推薦電路如圖 1 所示。Vs+ 是放大器的電源；負電源輸入接地。VIN 為輸入信號源，其表現為一個在接地電位（±0 V）附近擺動的接地參考信號，從而形成一個雙極信號。RG 和 RF 為放大器的主增益設置電阻。VOUT+和 VOUT- 為 ADC 的差動輸出信號。它們的相位差為 180o，并且電平轉換為VOCM。

標簽： ADC 輸入電壓單電源差動放大器

上傳時間： 2013-10-31

上傳用戶：15527161163

<option id="0wimy"></option>