加法器（使用verilog編寫的）,雖然簡單，但是這也是學習verilog最基礎的東西！希望大家一起學習！
標簽： verilog 加法器 編寫
上傳時間： 2013-12-10
上傳用戶：410805624
嵌入式系統的乘法器試驗報告 包括源代碼 用VHDl語言編寫
標簽： VHDl 嵌入式系統 乘法器 報告
上傳時間： 2013-12-26
上傳用戶：wang5829
自已寫的一個16X16的乘法器，速度比較慢。初學者練習練習！
標簽： 16X16 乘法器
上傳時間： 2015-03-31
上傳用戶：love1314
8位相 加乘法器，具有高速，占用資源較少的優點
標簽： 8位 乘法器
上傳時間： 2014-08-06
上傳用戶：zhangjinzj
通過用硬件描述語言（VHDL）描述除法器，并進行模擬驗證，加深對二進制數運算方法的理解。 設計平臺：MaxPlusII 壓縮文件內有詳細設計報告
標簽： VHDL 硬件描述語言 除法器
上傳時間： 2015-04-08
上傳用戶：13160677563
ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code
標簽： Practice code IAR 硬件
上傳時間： 2013-12-17
上傳用戶：1109003457
最高優先級編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發器：74245 （注2） 地址譯碼（for m68008） 多路選擇器（使用select語句） LED七段譯碼 多路選擇器（使用if－else語句） 雙2－4譯碼器：74139 多路選擇器（使用when－else語句） 二進制到BCD碼轉換 多路選擇器 （使用case語句） 二進制到格雷碼轉換 雙向總線（注2） 漢明糾錯嗎譯碼器 三態總線（注2） 漢明糾錯嗎編碼器 解復用器
標簽： m68008 select 74245 for
上傳時間： 2015-04-11
上傳用戶：tianyi223
8位加法器的原代碼,主要內容下載看了就知道
標簽： 8位 加法器 代碼
上傳時間： 2013-12-16
上傳用戶：思琦琦
大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
標簽： max-plus vhdl 大學 加法器
上傳時間： 2013-12-23
上傳用戶：qiaoyue
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
標簽： Verilog HDL 全加器 語言
上傳時間： 2015-05-02
上傳用戶：zukfu
蟲蟲下載站版權所有 京ICP備2021023401號-1
