兩個(gè)浮點(diǎn)數(shù)相加的加法器，使用verilog編寫
標(biāo)簽： 浮點(diǎn)數(shù) 加法器
上傳時(shí)間： 2016-07-22
上傳用戶：hustfanenze
VHDL的N位加法器，非常的好用，經(jīng)過(guò)仿真驗(yàn)證的！
標(biāo)簽： VHDL 加法器
上傳時(shí)間： 2016-07-25
上傳用戶：270189020
60進(jìn)制加法器 本人自己編的，已通過(guò)老師檢驗(yàn)，如有不足之處請(qǐng)多多指教
標(biāo)簽： 進(jìn)制 加法器
上傳時(shí)間： 2014-01-08
上傳用戶：chenjjer
移位相加8位硬件乘法器電路設(shè)計(jì) 乘法器是數(shù)字系統(tǒng)中的基本邏輯器件，在很多應(yīng)用中都會(huì)出現(xiàn)如各種濾波器的設(shè)計(jì)、矩陣的運(yùn)算等。本實(shí)驗(yàn)設(shè)計(jì)一個(gè)通用的8位乘法器。
標(biāo)簽： 乘法器 移位 8位 硬件
上傳時(shí)間： 2016-07-27
上傳用戶：牛津鞋
這是一個(gè)利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
標(biāo)簽： PULL VHDL MAX 除法器
上傳時(shí)間： 2016-07-30
上傳用戶：1159797854
這是一個(gè)利用MAX PULL 制作的VHDL的減法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
標(biāo)簽： PULL VHDL MAX 減法器
上傳時(shí)間： 2014-01-10
上傳用戶：baitouyu
本程序是采用數(shù)據(jù)結(jié)構(gòu)的算法實(shí)現(xiàn)一元稀疏多項(xiàng)式加法器的功能
標(biāo)簽： 程序 數(shù)據(jù)結(jié)構(gòu) 多項(xiàng)式 加法器
上傳時(shí)間： 2016-08-01
上傳用戶：253189838
好用的浮點(diǎn)乘法器，可完成32位IEEE格式的浮點(diǎn)乘法，經(jīng)過(guò)仿真通過(guò)
標(biāo)簽： 浮點(diǎn) 乘法器
上傳時(shí)間： 2014-01-03
上傳用戶：heart520beat
最高優(yōu)先級(jí)編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述
標(biāo)簽： 高優(yōu)先級(jí) 編碼器 8位 比較器
上傳時(shí)間： 2014-01-23
上傳用戶：xymbian
1、 掌握VHDL的結(jié)構(gòu)以及實(shí)例的編程； 2、 學(xué)會(huì)使用QuartusⅡ平臺(tái)的開(kāi)化； 3、 設(shè)計(jì)一個(gè)2位BCD碼加法器。
標(biāo)簽： Quartus VHDL BCD 編程
上傳時(shí)間： 2014-01-22
上傳用戶：anng
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="csciw"></li>
<cite id="csciw"></cite>
