精通verilog HDl語言編程源碼之8——異步FIFO設計
標簽： verilog FIFO HDl 語言編程
上傳時間： 2013-12-16
上傳用戶：龍飛艇
精通verilog HDl語言編程源碼9——RS(204,188)譯碼器的設計
標簽： verilog HDl 204 188
上傳時間： 2013-12-20
上傳用戶：獨孤求源
Verilog HDl源碼，顯示器段數碼管數字累加，測試通過
標簽： Verilog HDl 源碼
上傳時間： 2016-11-23
上傳用戶：Breathe0125
Verilog HDl下的4 位數字頻率計控制模塊源代碼
標簽： Verilog HDl 數字頻率計 控制模塊
上傳時間： 2016-11-25
上傳用戶：ainimao
16階FIR濾波器--本設計用VERILOG HDl語言串行DA算法實現16階有限頻率響應濾波器！
標簽： VERILOG FIR HDl 濾波器
上傳時間： 2016-11-26
上傳用戶：moshushi0009
altera 公司內部PWM的HDl及驅動代碼
標簽： altera PWM HDl 驅動
上傳時間： 2013-12-04
上傳用戶：diets
本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用Verilog HDl 語言進行編程。
標簽： Verilog HDl 程序 傳輸流
上傳時間： 2013-12-27
上傳用戶：s363994250
verilog HDl example .many module .
標簽： verilog example module many
上傳時間： 2014-06-10
Verlog HDl 寫得一款32路方波發生器，例子是4路可以自己加，相位可調，頻率可調，占空比可調。具體參見readme.doc.此處只提供了源碼包含頂層模塊sgs32.v 子模塊dds.v和pll設置模塊altp.v及波形驅動文件
標簽： Verlog HDl 方波發生器
上傳時間： 2016-12-07
上傳用戶：daoxiang126
采用Verilog HDl語言編寫的曼徹斯特碼， 文件列表： help md.v md_tf.v me.v me_tf.v med.v
標簽： Verilog HDl 語言 編寫
上傳時間： 2016-12-08
上傳用戶：yoleeson
蟲蟲下載站版權所有 京ICP備2021023401號-1
