DDS調(diào)試心得,VERIOLG 各HDl和VHDl語(yǔ)言的DDS調(diào)試方法
標(biāo)簽： DDS VERIOLG VHDl HDl
上傳時(shí)間： 2014-12-01
上傳用戶：BIBI
用verillog HDl 寫的數(shù)字頻率計(jì).在實(shí)驗(yàn)箱上測(cè)試通過(guò)
標(biāo)簽： verillog HDl 數(shù)字頻率計(jì) 實(shí)驗(yàn)箱
上傳時(shí)間： 2013-12-28
上傳用戶：chenbhdt
我們的課程設(shè)計(jì),三層電梯控制器模擬程序.用verilog HDl語(yǔ)言編寫
標(biāo)簽： verilog HDl 三層電梯 控制器
上傳時(shí)間： 2016-10-31
上傳用戶：xuanchangri
這是用Verilog HDl寫的可調(diào)占空比分頻控制器，可以掛在Avalon總線上使用
標(biāo)簽： Verilog HDl 分頻 控制器
上傳時(shí)間： 2016-11-01
上傳用戶：ddddddos
this a book about the verilog-HDl design and circuit simulation and synthesize example
標(biāo)簽： verilog-HDl simulation synthesize and
上傳時(shí)間： 2016-11-03
上傳用戶：GavinNeko
verilog HDl 綜合實(shí)用教程，一本非常實(shí)用易學(xué)易懂的書
標(biāo)簽： verilog HDl 實(shí)用教程
上傳時(shí)間： 2013-12-15
上傳用戶：txfyddz
王金明：《Verilog HDl 程序設(shè)計(jì)教程》程序
標(biāo)簽： Verilog HDl 程序設(shè)計(jì) 教程
上傳時(shí)間： 2013-12-09
上傳用戶：wxhwjf
很好的多功能數(shù)字鐘的HDl代碼不可多得的哦
標(biāo)簽： HDl 多功能 代碼 數(shù)字
上傳時(shí)間： 2013-12-24
上傳用戶：leehom61
中文名稱為：硬件描述語(yǔ)言 Verilog（第四版）。講解verilog HDl的經(jīng)典圖書。Thomas和Moorby編著，內(nèi)容涵蓋了:行為建模、并發(fā)進(jìn)程、邏輯級(jí)建模、高級(jí)時(shí)序、邏輯綜合、行為綜合等方面的內(nèi)容。通讀此書后，不需要再讀其他的verilog書籍。
標(biāo)簽： Verilog verilog Thomas Moorby
上傳時(shí)間： 2014-01-07
上傳用戶：pompey
usb的芯片ip core. 用HDl描述，適合asic/fpga人員參考或使用。USB ip core for ASIC/FPGA designers.
標(biāo)簽： core usb HDl 芯片
上傳時(shí)間： 2016-11-15
上傳用戶：zhangzhenyu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
