異步FIFO是一種先進先出的電路，使用在需要產時數據接口的部分，用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。在異步電路中，由于時鐘之間周期和相位完全獨立，因而數據的丟失概率不為零。如何設計一個高可靠性、高速的異步FIFO電路便成為一個難點。本設計介紹解決這一問題的一種方法。本設計采用VHDL語言的形式，在QUARTUSII的開發平臺下完成，繼而下載到FPGA中實現。
標簽： FIFO FPGA
上傳時間： 2013-07-30
上傳用戶：muyehuli
這些課件可以作為對FPGA有興趣的人學習的入門資料，包含EDA的概述、FPGA結構與配置、VHDL語言、QUARTUSII軟件、SOPC和NIosII嵌入式處理器設計、DSP Builder系統設計工具等內容
標簽： FPGA
上傳時間： 2013-08-13
上傳用戶：yan2267246
高級FPGA教學實驗指導書－邏輯設計部分.pdf QuatusII5.0 是Altera 公司的最新產品。MaxplusII 是一套非常成功的PLD 開發軟件，雖然QUARTUSII 已經推出了4 年，并且Altera 宣布不再對MaxplusII 進行升級，但至今仍有非常多的工程師在使用MaxplusII。 Altera 在QUARTUSII 中允許將軟件界面設置為MaxplusII 風格，以吸引MaxplusII 的用戶轉向QUARTUSII。
標簽： FPGA 教學實驗 指導書 分
上傳時間： 2013-08-17
上傳用戶：life840315
用VHDl設計UART的文章，使用QUARTUSII平臺
標簽： VHDl UART
上傳時間： 2013-08-24
上傳用戶：sc965382896
浮點運算器的核心運算部件是浮點加法器，它是實現浮點指令各種運算的基礎，其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法，通過VHDL語言在QUARTUSII中進行設計和驗證，此加法器通過狀態機控制運算，有效地降低了功耗，提高了速度，改善了性能。
標簽： FPU 加法器
上傳時間： 2014-01-19
上傳用戶：xauthu
介紹了MSK信號的優點，并分析了其實現原理，提出一種MSK高性能數字調制器的FPGA實現方案；采用自頂向下的設計思想，將系統分成串/并變換器、差分編碼器、數控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點論述了串/并變換、差分編碼、數控振蕩器的實現，用原理圖輸入、VHDL語言設計相結合的多種設計方法，分別實現了各模塊的具體設計，并給出了其在QUARTUSII環境下的仿真結果。結果表明，基于FPGA的MSK調制器，設計簡單，便于修改和調試，性能穩定。
標簽： FPGA MSK 制器設計
上傳時間： 2013-11-23
上傳用戶：dvfeng
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程?！肮び破涫?，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QUARTUSII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QUARTUSII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
標簽： EDA 編輯 邏輯
上傳時間： 2013-11-19
上傳用戶：wxqman
文中詳細介紹了QPSK技術的工作原理和QPSK調制、解調的系統設計方案，并通過VHDL語言編寫調制解調程序和QUARTUSII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結果表明了該設計的正確性和可行性，由于采用FPGA芯片，減小了硬件設計的復雜性，該設計具有便于移植維護和升級的特點。
標簽： VHDL QPSK 調制解調 系統設計
上傳時間： 2013-11-02
上傳用戶：ajaxmoon
QUARTUSII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QUARTUSII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2014-12-28
上傳用戶：fghygef
破解軟件
標簽： QUARTUSII 軟件安裝 破解 流程
上傳時間： 2013-10-08
上傳用戶：JGR2013
蟲蟲下載站版權所有 京ICP備2021023401號-1
