This application note describes the implementation of a two-dimensional Rank Order filter. Thereference design includes the RTL VHDL implementation of an efficient sorting algorithm. Thedesign is parameterizable for input/output precision, color standards, filter kernel size,maximum horizontal resolution, and implementation options. The rank to be selected can bemodified dynamically, and the actual horizontal resolution is picked up automatically from theinput synchronization signals. The design has a fully synchronous interface through the ce, clk,and rst ports.
上傳時間： 2013-12-14
上傳用戶：逗逗666
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標簽： Efficient Verilog Digital Coding
上傳時間： 2013-11-23
上傳用戶：我干你啊
芯片綜合的過程：芯片的規格說明，芯片設計的劃分，預布局，RTL 邏輯單元的綜合，各邏輯單元的集成，測試，布局規劃，布局布線，最終驗證等步驟。設計流程與思想概述：一個設計從市場需求到實際應用需要運用工程的概念和方法加以實現，這需要工程人員遵循一定的規則按一定的設計步驟進行操作。
標簽： 邏輯
上傳時間： 2013-11-12
上傳用戶：小楓殘月
設計了一種基于FPGA純硬件方式實現方向濾波的指紋圖像增強算法。設計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復用和流水線處理等技術，完成了方向濾波指紋圖像增強算法在FPGA上的實現。整個系統通過了Modelsim的仿真驗證并在Terasic公司的DE2平臺上完成了硬件測試。設計共消耗了3716個邏輯單元，最高處理速度可達92.93MHz。以50MHz頻率工作時，可在0.5s以內完成一幅256×256指紋圖像的增強處理。
上傳時間： 2013-11-06
上傳用戶：rishian
SystemC片上系統設計的源代碼： 書籍介紹： SystemC是被實踐證明的優秀的系統設計描述語言，它能夠完成從系統到門級、從軟件到硬件、從設計到驗證的全部描述。SystemC 2.01已作為一個穩定的版本提交到IEEE，申請國際標準。 本書為配合清華大學電子工程系SystemC相關課程的教學而編寫。全書分9章，內容包括：硬件描述語言的發展史；SystemC出現的歷史背景和片上系統設計方法學概述；SystemC的基本語法；SystemC的寄存器傳輸級設計和SystemC的可綜合語言子集，以及根據作者設計經歷歸結的RTL設計準則和經驗；接口、端口和通道等SystemC行為建模實例——片上總線系統；SystemC與VHDL/Verilog HDL的比較；SystemC的驗證標準和驗證方法學；SystemC開發工具SystemC_win、WaveViewer等，以及使用MATLAB進行SystemC算法模塊的驗證。每一章都精心編寫了課后習題以配合教學的需要。 本書可作為大學電子設計自動化（EDA）相關課程教材，也可供電子工程技術人員作為SystemC設計、應用開發的技術參考書。本書豐富的實例源代碼特別適合初學者根據內容實際運行、體會，舉一反三，以掌握SystemC進行應用系統設計。
上傳時間： 2014-11-29
上傳用戶：qoovoop
fsmlabs的real time linux的內核，版本RTL-3.2-pre
上傳時間： 2013-12-25
上傳用戶：源弋弋
linux下的SPI總線驅動程序，CPU是RTL的86系列，以legerity的SLIC chip為驅動對象。供大家參考。
上傳時間： 2014-12-02
上傳用戶：z1191176801
Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1 Generator polynomial, g(x) = a^15 a^21*X + a^6*X^2 + a^15*X^3 + a^25*X^4 + a^17*X^5 + a^18*X^6 + a^30*X^7 + a^20*X^8 + a^23*X^9 + a^27*X^10 + a^24*X^11 + X^12. Note: a = alpha, primitive element in GF(2^5) and a^i is root of g(x) for i = 19, 20, ..., 30. Uses Verilog description with synthesizable RTL modelling. Consists of 5 main blocks: SC (Syndrome Computation), KES (Key Equation Solver), CSEE (Chien Search and Error Evaluator), Controller and FIFO Register.
標簽： symbols length Hard-decision Codeword
上傳時間： 2014-07-08
上傳用戶：曹云鵬
44b0X開發板 CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL8019AS JTAG 14PIN LCD 接口 4 KEY
標簽： S3C44B0X PDIUSBD V641620 641620
上傳時間： 2015-11-03
上傳用戶：愛死愛死
verilog編寫，RTL風格，流水線設計，實現圖像rgb格式到yuv格式的轉換。
上傳時間： 2014-01-17
上傳用戶：四只眼
