相 關(guān) 資 源

• 使用verilog編寫的同步FIFO免費(fèi)下載

  資源簡介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實(shí)用。

  標(biāo)簽： verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• verilog編寫基于fpga的鑒相器模塊免費(fèi)下載

  資源簡介：verilog編寫基于fpga的鑒相器模塊

  標(biāo)簽： verilog fpga 編寫 模塊

  上傳時間： 2013-08-19

  上傳用戶：18752787361

• verilog編寫基于fpga的DDS實(shí)現(xiàn)免費(fèi)下載

  資源簡介：verilog編寫基于fpga的DDS實(shí)現(xiàn)

  標(biāo)簽： verilog fpga DDS 編寫

  上傳時間： 2013-08-19

  上傳用戶：neu_liyan

• verilog編寫基于FPGA的示波器核心實(shí)現(xiàn)免費(fèi)下載

  資源簡介：verilog編寫基于FPGA的示波器核心實(shí)現(xiàn)

  標(biāo)簽： verilog FPGA 編寫 示波器

  上傳時間： 2013-08-19

  上傳用戶：huql11633

• 很好的幾個FPGA工程設(shè)計實(shí)例，verilog編寫免費(fèi)下載

  資源簡介：很好的幾個FPGA工程，對提高FPGA設(shè)計有一定的幫助（注：代碼為verilog編寫）。

  標(biāo)簽： verilog FPGA 工程 設(shè)計實(shí)例

  上傳時間： 2013-08-21

  上傳用戶：英雄

• verilog 編寫的I2c協(xié)議程序免費(fèi)下載

  資源簡介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog I2c 編寫 協(xié)議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• 用verilog編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：用verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： verilog 編寫 多功能 數(shù)字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 這是一個很好的verilog 編寫的8位RISC CPU源碼（可做為MCU）免費(fèi)下載

  資源簡介：這是一個很好的verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標(biāo)簽： verilog RISC CPU MCU

  上傳時間： 2014-01-05

  上傳用戶：李夢晗

• verilog編寫實(shí)用多功能電子表免費(fèi)下載

  資源簡介：verilog編寫實(shí)用多功能電子表

  標(biāo)簽： verilog 編寫 多功能 電子表

  上傳時間： 2015-03-09

  上傳用戶：zycidjl

• 用verilog編寫在FLEX10K上實(shí)現(xiàn)的簡易CPU免費(fèi)下載

  資源簡介：用verilog編寫在FLEX10K上實(shí)現(xiàn)的簡易CPU

  標(biāo)簽： verilog FLEX 10K CPU

  上傳時間： 2015-03-09

  上傳用戶：vodssv

• verilog編寫的32位浮點(diǎn)加法器免費(fèi)下載

  資源簡介：verilog編寫的32位浮點(diǎn)加法器

  標(biāo)簽： verilog 編寫 浮點(diǎn) 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• verilog編寫的全功能串口免費(fèi)下載

  資源簡介：verilog編寫的全功能串口

  標(biāo)簽： verilog 編寫 串口

  上傳時間： 2014-02-11

  上傳用戶：Breathe0125

• verilog編寫的計算百分比模塊免費(fèi)下載

  資源簡介：verilog編寫的計算百分比模塊

  標(biāo)簽： verilog 編寫 分 模塊

  上傳時間： 2013-12-17

  上傳用戶：wang0123456789

• verilog編寫的流水線模塊免費(fèi)下載

  資源簡介：verilog編寫的流水線模塊

  標(biāo)簽： verilog 編寫 流水線 模塊

  上傳時間： 2015-03-09

  上傳用戶：杜瑩12345

• verilog編寫的alu模塊免費(fèi)下載

  資源簡介：verilog編寫的alu模塊

  標(biāo)簽： verilog alu 編寫 模塊

  上傳時間： 2015-03-09

  上傳用戶：qb1993225

• 加法器（使用verilog編寫的）,雖然簡單免費(fèi)下載

  資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時間： 2013-12-10

  上傳用戶：410805624

• 用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了免費(fèi)下載

  資源簡介：用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運(yùn)行察看

  標(biāo)簽： verilog rtl 編寫 網(wǎng)卡芯片

  上傳時間： 2015-03-31

  上傳用戶：lxm

• 采用verilog編寫的串口通信程序免費(fèi)下載

  資源簡介：采用verilog編寫的串口通信程序，采用了狀態(tài)機(jī)設(shè)計！程序簡單，消耗資源少

  標(biāo)簽： verilog 編寫 串口通信 程序

  上傳時間： 2014-12-08

  上傳用戶：yd19890720

• verilog編寫的M序列發(fā)生器免費(fèi)下載

  資源簡介：verilog編寫的M序列發(fā)生器，希望能對大家?guī)韼椭?/p>

  標(biāo)簽： verilog M序列 編寫 發(fā)生器

  上傳時間： 2014-01-11

  上傳用戶：zhliu007

• DSP中巴特沃思濾波器的設(shè)計使用verilog編寫.免費(fèi)下載

  資源簡介：DSP中巴特沃思濾波器的設(shè)計使用verilog編寫.

  標(biāo)簽： verilog DSP 濾波器 編寫

  上傳時間： 2015-05-06

  上傳用戶：三人用菜

• 用verilog 編寫 應(yīng)用于圖像壓縮編碼中 使用行程長度編碼(run lengthencoding,RLE)對交流系數(shù)(Aa)進(jìn)行編碼。免費(fèi)下載

  資源簡介：用verilog 編寫 應(yīng)用于圖像壓縮編碼中 使用行程長度編碼(run lengthencoding,RLE)對交流系數(shù)(Aa)進(jìn)行編碼。

  標(biāo)簽： lengthencoding verilog 編碼 run

  上傳時間： 2013-12-28

  上傳用戶：sunjet

• 一個非常簡單的cpu設(shè)計的原代碼,是用verilog編寫的免費(fèi)下載

  資源簡介：一個非常簡單的cpu設(shè)計的原代碼,是用verilog編寫的

  標(biāo)簽： verilog cpu 代碼 編寫

  上傳時間： 2014-12-08

  上傳用戶：siguazgb

• 用verilog編寫的pci——rtl級。免費(fèi)下載

  資源簡介：用verilog編寫的pci——rtl級。

  標(biāo)簽： verilog pci rtl 編寫

  上傳時間： 2015-06-06

  上傳用戶：亞亞娟娟123

• 一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費(fèi)下載

  資源簡介：一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標(biāo)簽： verilog 編寫 模擬交通燈 控制

  上傳時間： 2014-01-21

  上傳用戶：ljmwh2000

• 一個用verilog編寫的編幀、解幀及碼速匹配的程序免費(fèi)下載

  資源簡介：一個用verilog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

  標(biāo)簽： verilog 幀 編寫 程序

  上傳時間： 2015-06-22

  上傳用戶：66666

• 用verilog編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!免費(fèi)下載

  資源簡介：用verilog編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!

  標(biāo)簽： verilog 編寫 程序 計算

  上傳時間： 2013-12-25

  上傳用戶：zhyiroy

• verilog編寫的狀態(tài)機(jī)檢測00100序列. 實(shí)現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗(yàn)證狀免費(fèi)下載

  資源簡介：verilog編寫的狀態(tài)機(jī)檢測00100序列. 實(shí)現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗(yàn)證狀態(tài)是否正確工作

  標(biāo)簽： 000000000100100 011000010010000 verilog output

  上傳時間： 2015-07-14

  上傳用戶：ggwz258

• verilog編寫的簡單異步串口 完全原創(chuàng)免費(fèi)下載

  資源簡介：verilog編寫的簡單異步串口 完全原創(chuàng)，站長請查看內(nèi)容

  標(biāo)簽： verilog 編寫 異步串口

  上傳時間： 2014-01-13

  上傳用戶：LouieWu

• verilog 編寫的I2c協(xié)議程序免費(fèi)下載

  資源簡介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog I2c 編寫 協(xié)議

  上傳時間： 2015-08-08

  上傳用戶：Thuan

• 用verilog編寫的fir濾波器程序免費(fèi)下載

  資源簡介：用verilog編寫的fir濾波器程序，開發(fā)環(huán)境可以用ise quartus或active hdl等

  標(biāo)簽： verilog fir 編寫 濾波器

  上傳時間： 2015-08-21

  上傳用戶：英雄