欧美日韩一区精品,精品国产91久久久久久久妲己,亚洲精品视频免费

VERILOG-hdl

verilog HDL picoblaze07.3.20

verilog HDL picoblaze07.3.20

標(biāo)簽： picoblaze verilog HDL 07

上傳時(shí)間： 2015-09-26

上傳用戶：zyt
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)• 測(cè)試• 實(shí)驗(yàn)》課程中多功能數(shù)字鐘實(shí)驗(yàn)所要求的所有功能和其它一些擴(kuò)展功能。包括：基本功能——以數(shù)字形式顯示時(shí)、分、秒的時(shí)間，小時(shí)計(jì)數(shù)器為同步24進(jìn)制，可手動(dòng)校時(shí)、校分；擴(kuò)展功能——仿廣播電臺(tái)正點(diǎn)報(bào)時(shí)，任意時(shí)刻鬧鐘（選做），自動(dòng)報(bào)整點(diǎn)時(shí)數(shù)（選做）；其它擴(kuò)展功能——顯示年月日（能處理大月小月，可手動(dòng)任意設(shè)置年月日），秒表（包括開始、暫停和清零）。

標(biāo)簽： Cyclone Verilog Altera 144C

上傳時(shí)間： 2015-09-27

上傳用戶：1051290259
verilog hdl教程135例

verilog hdl教程135例，例子很好，對(duì)新學(xué)的很有幫助

標(biāo)簽： verilog hdl 135 教程

上傳時(shí)間： 2015-09-30

上傳用戶：moshushi0009
viterbi decoder , use verilog HDL language.

viterbi decoder , use verilog HDL language.

標(biāo)簽： language viterbi decoder verilog

上傳時(shí)間： 2015-10-06

上傳用戶：lili123
Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.

標(biāo)簽： representation Magnitude the magnitude

上傳時(shí)間： 2013-12-24

上傳用戶：金宜
fifo verilog hdl 源程序

fifo verilog hdl 源程序

標(biāo)簽： verilog fifo hdl 源程序

上傳時(shí)間： 2014-01-01

上傳用戶：我干你啊
VERILOG-hdl編寫規(guī)范-非常全,非常適合初學(xué)者

VERILOG-hdl編寫規(guī)范-非常全,非常適合初學(xué)者

標(biāo)簽： VERILOG-hdl 編寫初學(xué)者

上傳時(shí)間： 2013-12-22

上傳用戶：aappkkee
Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明

Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明

標(biāo)簽： Verilog FPGA HDL 語言

上傳時(shí)間： 2014-10-14

上傳用戶：litianchu
256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual

256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual

標(biāo)簽： Verilog Manual Memory Mbits

上傳時(shí)間： 2013-12-11

上傳用戶：bakdesec
《Verilog HDL 程序設(shè)計(jì)教程》2

《Verilog HDL 程序設(shè)計(jì)教程》2

標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

上傳時(shí)間： 2015-11-12

上傳用戶：lindor

主站蜘蛛池模板：湖南省| 甘谷县| 囊谦县| 醴陵市| 邻水| 鲜城| 聊城市| 杭锦旗| 祁门县| 双峰县| 南乐县| 利川市| 鹤壁市| 东乡县| 海伦市| 营口市| 临潭县| 永泰县| 财经| 章丘市| 贵州省| 孙吴县| 西丰县| 汝阳县| 开远市| 湖南省| 遂宁市| 永吉县| 西乌珠穆沁旗| 桐柏县| 上杭县| 天等县| 盐津县| 兴国县| 吉木乃县| 拜城县| 沾益县| 津南区| 石渠县| 迭部县| 都兰县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG-hdl

verilog HDL picoblaze07.3.20

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)&

verilog hdl教程135例

viterbi decoder , use verilog HDL language.

Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

fifo verilog hdl 源程序

VERILOG-hdl編寫規(guī)范-非常全,非常適合初學(xué)者

Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明

256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual

《Verilog HDL 程序設(shè)計(jì)教程》2