基于Verilog HDL設計的多功能數字鐘，有興趣的
標簽： Verilog HDL 多功能 數字
上傳時間： 2013-11-26
上傳用戶：宋桃子
UART轉I2C的Verilog HDL代碼，由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫
標簽： Verilog UART I2C HDL
上傳時間： 2014-08-03
上傳用戶：zhuoying119
24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測試，由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫
標簽： Verilog 24C01A HDL 仿真
上傳時間： 2016-03-03
上傳用戶：jkhjkh1982
以太網控制器verilog，含有mac,mii接口
標簽： verilog 以太網控制器
上傳時間： 2014-12-02
上傳用戶：refent
此版本為V1.0 具有版主公告 破壞性語法不得留言 留言時可選擇悄悄話功能 版主帳號支援中文不需使用英文帳號 隱藏留言者的IP 線上編輯CSS系統 線上編輯版主公告 線上編輯留言版設定不需要在更改CGI本身系統 使用超連結http mail 自動轉成連結不需在使用語法 大致上的功能因該有的都有，如不夠的話可以自行增加!
標簽： 1.0 CSS 版本 英文
上傳時間： 2016-03-04
上傳用戶：15071087253
一個介紹verilog HDL的ppt文檔，包括全部的22章。
標簽： verilog HDL 文檔
上傳時間： 2016-03-05
上傳用戶：天涯
用verilog編寫的4位ALU，由算術運算模塊、邏輯運算模塊、選擇模塊組成
標簽： verilog ALU 編寫
上傳時間： 2014-01-04
上傳用戶：Amygdala
在ISE下用verilog開發的16位進位現行加法器
標簽： verilog ISE 進位 加法器
上傳時間： 2013-12-17
上傳用戶：維子哥哥
vga verilog codes which design a pong game and output to vga monitor
標簽： vga verilog monitor design
上傳時間： 2013-12-31
上傳用戶：牛布牛
verilog code which receive from uart RX and then output to lcd text display.
標簽： verilog receive display output
上傳時間： 2016-03-07
上傳用戶：songrui
蟲蟲下載站版權所有 京ICP備2021023401號-1
