用verilog HDL產生正弦階梯波。加da即可輸出正弦波
資源簡介:用verilog HDL產生正弦階梯波。加da即可輸出正弦波
上傳時間: 2014-01-17
上傳用戶:wkchong
資源簡介:減1計數器 一、設計要求 用verilog HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能,可以進行自增和自減計數,其計數周期為2^N(N為二進制位數)。 二、設計原理 輸入/輸出說明: d:異步置數數據輸入; q:當前計數器數據輸出; clock:時鐘脈沖...
上傳時間: 2015-03-28
上傳用戶:zycidjl
資源簡介:用verilog HDL實現的曼徹斯特編碼器和解碼器。
上傳時間: 2013-12-23
上傳用戶:lifangyuan12
資源簡介:用verilog HDL實現的1553B航空電子總線接口。
上傳時間: 2016-05-19
上傳用戶:許小華
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2014-01-13
上傳用戶:tonyshao
資源簡介:用verilog HDL編寫的基于fpga的動態數碼管顯示程序。
上傳時間: 2017-07-09
上傳用戶:13681659100
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:用verilog HDL硬件描述語言實現多人搶答器功能,有計時,計分,報警等功能。
上傳時間: 2015-11-25
上傳用戶:1427796291
資源簡介:用verilog HDL編寫的0832源程序,實現對0832實現D/A轉換。也可方便地轉換為vHDL源程序。
上傳時間: 2013-11-25
上傳用戶:qiao8960
資源簡介:用verilog HDL寫的VGA驅動,在FPGA上實測可用(實際上是別人的勞動成果,呵呵)。
上傳時間: 2014-01-15
上傳用戶:1966640071
資源簡介:用verilog HDL 硬件描述語言寫的一個范例程序,led的,擴展性極強,歡迎大家下載使用。
上傳時間: 2013-12-20
上傳用戶:cc1915
資源簡介:用verilog HDL編寫的秒表設計,可以實現百分之一秒,十分之一秒,秒,十秒等功能。
上傳時間: 2017-07-09
上傳用戶:離殤
資源簡介:用verilog HDL 寫的時鐘程序,在DE2上實現了。
上傳時間: 2017-07-11
上傳用戶:tyler
資源簡介:RTL 異步數據傳送模塊 用verilog HDL 語言描述 輸入為八比特數據,執行操作后異步每比特輸出。
上傳時間: 2013-12-23
上傳用戶:lht618
資源簡介:用verilog HDL語言編寫的家用空調溫度控制器,可實現手動,自動控制兩種模式,并可實現報警功能。
上傳時間: 2013-12-24
上傳用戶:894898248
資源簡介:用verilog HDL寫的操作SRAM的源碼
上傳時間: 2015-02-07
上傳用戶:sy_jiadeyi
資源簡介:用verilog HDL實現曼徹斯特編碼的源碼
上傳時間: 2013-12-29
上傳用戶:lhc9102
資源簡介:用verilog HDL實現I2C總線功能,對I2C總線有很大幫助
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:用verilog HDL實現I2C總線功能,對I2C總線有很大幫助
上傳時間: 2013-12-31
上傳用戶:zhouchang199
資源簡介:用cpld實現曼徹斯特編碼 用verilog HDL進行曼徹斯特編碼,用于通信中
上傳時間: 2015-05-02
上傳用戶:chenbhdt
資源簡介:用verilog HDL 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:用verilog編寫的pci——rtl級。
上傳時間: 2015-06-06
上傳用戶:亞亞娟娟123
資源簡介:使用FPGA控制蜂鳴器的程序,用verilog HDL設計,可以是蜂鳴器發出各種不同的聲音
上傳時間: 2013-12-21
上傳用戶:wendy15
資源簡介:用verilog HDL 語言寫的在LCD液晶上顯示文字的源程序
上傳時間: 2014-01-26
上傳用戶:a3318966
資源簡介:本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:一個用keil軟件編寫的單片機程序。可以實現5KHZ的方波顯示。
上傳時間: 2015-09-09
上傳用戶:ztj182002
資源簡介:這是一個用verilog實現的除法器代碼。
上傳時間: 2013-12-28
上傳用戶:wmwai1314
資源簡介:通用串行異步收發器8251的verilog HDL源代碼,經過仿真驗證。
上傳時間: 2015-11-21
上傳用戶:lizhizheng88
資源簡介:用verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!
上傳時間: 2013-12-03
上傳用戶:lnnn30
資源簡介:用verilog HDL編寫的一些例程,包括加法器/減法器等等,例子較多就不一一列舉了
上傳時間: 2013-12-20
上傳用戶:fhzm5658