這是一個在MAX II CPLD利用FT245BM 模塊實現USB傳輸的讀寫程序，用的是verilog HDL語言
標簽： CPLD MAX 245 USB
上傳時間： 2014-01-01
上傳用戶：lingzhichao
HDLC控制接收數據開始標志7E和去零模塊，用于FPGA與E1相接，verilog HDL語言編寫
標簽： HDLC 控制 接收 數據
上傳時間： 2016-08-17
上傳用戶：xauthu
(2,1,9)卷積編解碼器，譯碼部分采用Vitebi譯碼算法，設計使用verilog HDL語言，在Modelsim平臺下仿真通過
標簽： 卷積 編解碼器
上傳時間： 2013-12-17
上傳用戶：hphh
基于FPGA的電子密碼鎖的設計，內有verilog HDL源碼和各仿真圖像
標簽： FPGA 電子密碼鎖
上傳時間： 2016-09-06
上傳用戶：chens000
介紹了光纖光柵感溫火災探測系統的應用原 理，并重點闡述了用CPLD 設計虛擬MC14499 器件模 塊，給出并解釋了用verilog HDL 語言實現的部分程 序和仿真測試結果。
標簽： 光纖光柵 火災探測
上傳時間： 2014-01-02
上傳用戶：sammi
I2C控制器的源代碼，verilog HDL語言編寫，可以直接調用
標簽： I2C 控制器 源代碼
上傳時間： 2016-10-03
上傳用戶：youke111
主要介紹了等精度頻率測量原理，該原理具有在整個測試頻段內保持高精度頻率 測量的優點 同時在該原理基礎上，采用了verilog HDL語言設計了高速的等精度測頻 模塊，并且利用EDA開發平臺QUARTUS11 3 .0對CPLD芯片進行寫人，實現了計數等 主要邏輯功能 還使用C語言設計了該等精度頻率計的主控程序以提高測量精度。本設 計實現了對頻率變化范圍較大的信號進行頻率測量，能夠滿足高速度、高精度的測頻要 求。
標簽： 等精度 測量原理 頻率
上傳時間： 2016-11-07
上傳用戶：wanqunsheng
設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘，并具有定時與鬧鐘功能，能在設定的時間發出鬧鈴音，能非常方便地對小時、分鐘和秒進行手動調節以校準時間，每逢整點，產生報時音報時。 實驗平臺： 1. 一臺PC機； 2. MAX+PLUSII10.1。 verilog HDL語言實現,還有完整的實驗報告
標簽： 分 計時 數字
上傳時間： 2013-12-09
本程序為24小時計時器，穩定無誤差。簡單好用，是verilog HDL語言初學者的指引。
標簽： 程序 計時器
上傳時間： 2016-11-20
上傳用戶：lizhen9880
FPGA&SOPC快速入門教程(PDF)，基于verilog HDL語言，開發環境Quartus
標簽： FPGA SOPC 快速入門
上傳時間： 2013-12-27
上傳用戶：yangbo69
蟲蟲下載站版權所有 京ICP備2021023401號-1
