四位二進制計數器與半加器
資源簡介：四位二進制計數器與半加器
上傳時間： 2013-12-24
上傳用戶：來茴
資源簡介：異步復位、同步置數的四位二進制計數器的VHDL源文件
上傳時間： 2016-06-20
上傳用戶：woshiayin
資源簡介：用VHDL設計一個4位二進制并行半加器，要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
上傳時間： 2014-11-24
上傳用戶：haohaoxuexi
資源簡介：半加器 或門 1位二進制全加器頂層設計描述
上傳時間： 2014-01-03
上傳用戶：cursor
資源簡介：大學計算機數字邏輯實驗作業 用Multisim仿真軟件編寫 計數器 用雙D觸發器74Ls74構成四位二進制串行計數器 二分頻計數原理
上傳時間： 2014-01-21
上傳用戶：wyc199288
資源簡介：各種電子器件管腳圖,THD-1型數字電路實驗箱簡介,門電路及參數測試,半加器、全加器,數據選擇器,數碼比較器,譯碼器和數碼顯示器,鎖存器和觸發器,中規模計數器,雙向移位寄存器,三態門和數據總線,半導體存儲器,多諧振蕩器,單穩態觸發器,CMOS門電路及集成施密特觸...
上傳時間： 2013-12-19
上傳用戶：heart520beat
資源簡介：本程序完成帶進位輸入輸出的四位二進制加法運算，編程思想采用真值表轉換成布爾方程式，利用循環語句將一位全加器編為四位加法器。
上傳時間： 2014-01-16
上傳用戶：日光微瀾
資源簡介：一個四位二進制加/減運算器。 要求：當控制端G＝0時做加運算，G＝1時做減運算。用發光二極管表示運算結果的正、負。用數碼管顯示運算結果：加運算時，相加之和不超過15，減運算時，結果可正可負，但都用原碼表示。
上傳時間： 2013-12-17
上傳用戶：chfanjiang
資源簡介：從鍵盤輸入兩個數字(0~7)之間 （1）用16進制表示兩個數的和 （2）用四位二進制表示兩個數的差，結果一定>=0 （3）用兩位十進制表示兩個數的積 exemple:
上傳時間： 2015-02-24
上傳用戶：zhenyushaw
資源簡介：vhdl基于半加器的全加器描述及仿真
上傳時間： 2014-11-25
上傳用戶：zycidjl
資源簡介：BCD碼壓縮解壓縮BCD碼用四位二進制數表示一位十進制數
上傳時間： 2015-04-27
上傳用戶：dengzb84
資源簡介：用VHDL語言編寫的兩個四位二進制數相減，其結果會出現進位
上傳時間： 2015-08-25
上傳用戶：daoxiang126
資源簡介：本文為采用VHDL編寫的程序及報告。步驟如下：1設計三位二進制計數器程序 二:設計一驅動循環顯示7位數字 2編寫LED控制程序如下： 3設計采用原理圖方式如下:
上傳時間： 2015-11-18
上傳用戶：cjf0304
資源簡介：這是點陣程序 個人認為先學點陣再學lcd比較好 p0 p2分別接16*16點陣的高八位和低八位(縱向取模) p3口低四位接4-16線譯碼器（74ls154）譯碼器低電平為列選 消除鬼影的方法：
上傳時間： 2014-01-12
上傳用戶：shus521
資源簡介：本文件包是在MAX+plus II 軟件環境下實現半加器的邏輯功能
上傳時間： 2014-01-15
上傳用戶：磊子226
資源簡介：全加器,有半加器和或門組成.元件例化語句.
上傳時間： 2013-12-27
上傳用戶：13188549192
資源簡介：16位二進制數與8位二進制數的無符號除法
上傳時間： 2013-12-20
上傳用戶：cooran
資源簡介：輸入一個四位二進制數，使用撥碼開關表示，使發光二極管顯示這四位二進制數。
上傳時間： 2016-05-31
上傳用戶：縹緲
資源簡介：用整數形式實現四位加法計數器的一個源程序
上傳時間： 2013-12-13
上傳用戶：diets
資源簡介：VHDL編寫的四位加法計數器，可以通過QuartusII環境驗證
上傳時間： 2013-12-03
上傳用戶：ayfeixiao
資源簡介：將BCD碼的轉換為四位二進制,實現是一個十線輸入,四線輸出的轉換功能
上傳時間： 2017-01-24
上傳用戶：三人用菜
資源簡介：用VHDL語言實現半加器。已經通過編譯和仿真
上傳時間： 2013-12-30
上傳用戶：cc1915
資源簡介：利用兩個半加器來組成的全加器，是簡單的vhdl語言入門
上傳時間： 2017-06-09
上傳用戶：leixinzhuo
資源簡介：4位全加器設計，包含半加器構成全加器，由全加器構成4位全加器及其拓展
上傳時間： 2017-05-06
上傳用戶：dreamboy36
資源簡介：CD40系列CD45系列集成芯片DATASHEET數據手冊170個芯片技術手冊資料合集:4000 CMOS 3輸入雙或非門1反相器.pdf4001 CMOS 四2輸入或非門.pdf4002 CMOS 雙4輸入或非門.pdf4006 CMOS 18級靜態移位寄存器.pdf4007 CMOS 雙互補對加反相器.pdf4008 CMOS 4位二進制并行...
上傳時間： 2021-11-09
上傳用戶：kent
資源簡介：實現全加器的不可或缺的東西，半加器，功能就是為了全加器做好準備
上傳時間： 2017-07-15
上傳用戶：784533221
資源簡介：這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...
上傳時間： 2015-07-23
上傳用戶：李夢晗
資源簡介：巴克碼生成與測試電路。 當計數脈沖不斷進入由Q3Q2Q1組成的三位二進制異步計數器時，3-8譯碼器的8個輸出經反相器后順序輸出高電平。其中五路信號經“或非”后再和其中3路“或”，在Y端便可順序產生11000100代碼序列。
上傳時間： 2016-04-18
上傳用戶：極客
資源簡介：微處理器及微型計算機的發展概況??第一代微處理器是以Intel公司1971年推出的4004，4040為代表的四位微處理機。 ???? 第二代微處理機（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 ??? 第三代微處...
上傳時間： 2013-10-17
上傳用戶：erkuizhang
資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
上傳時間： 2015-05-02
上傳用戶：zukfu
