數(shù)字鎖相環(huán)mb1504驅(qū)動程序和應(yīng)用圖紙
資源簡介：數(shù)字鎖相環(huán)mb1504驅(qū)動程序和應(yīng)用圖紙
上傳時間： 2016-07-02
上傳用戶：hongmo
資源簡介：運用MSP430驅(qū)動鎖相環(huán)mb1504的程序，IAR編譯。能夠?qū)崿F(xiàn)8—60Mhz頻率范圍精確鎖定，步進為10khz
上傳時間： 2017-05-11
上傳用戶：亞亞娟娟123
資源簡介：數(shù)字鎖相環(huán)DPLL實例程序，幫助理解PLL的結(jié)構(gòu)和詳細原理
上傳時間： 2014-08-14
上傳用戶：saharawalker
資源簡介：技術(shù)文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實現(xiàn)》有一定參考價值
上傳時間： 2015-08-21
上傳用戶：silenthink
資源簡介：鎖相環(huán)mb1504的c語言驅(qū)動程序 51單片機控制 完整版
上傳時間： 2013-12-25
上傳用戶：皇族傳媒
資源簡介：PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
上傳時間： 2014-06-09
上傳用戶：daguda
資源簡介：用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時間： 2014-01-20
上傳用戶：zwei41
資源簡介：數(shù)字鎖相環(huán)程序，適合于FM、AM開發(fā) 數(shù)字鎖相環(huán)程序，適合于FM、AM開發(fā)
上傳時間： 2015-06-20
上傳用戶：363186
資源簡介：一階全數(shù)字鎖相環(huán)VERLOGIC程序代碼，調(diào)試通過。
上傳時間： 2013-12-15
上傳用戶：caixiaoxu26
資源簡介：一個初步的數(shù)字鎖相環(huán)程序，沒有測試文件，應(yīng)該可以運行。
上傳時間： 2014-11-18
上傳用戶：zwei41
資源簡介：數(shù)字鎖相環(huán)控制產(chǎn)生信號程序詳解以及控制字計算方法
上傳時間： 2016-08-04
上傳用戶：ztj182002
資源簡介：該程序?qū)崿F(xiàn)的功能是數(shù)字鎖相環(huán)的設(shè)計。源代碼可以直接進行仿真試驗◎
上傳時間： 2016-08-12
上傳用戶：璇珠官人
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想
上傳時間： 2017-02-11
上傳用戶：evil
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想
上傳時間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), 數(shù)字鎖相技術(shù)在通信領(lǐng)域應(yīng)用非常廣泛，本例用VHDL描述了一個鎖相環(huán)作為參考，源碼已經(jīng)調(diào)試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致,...
上傳時間： 2013-12-31
上傳用戶：hphh
資源簡介：針對高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實現(xiàn)。最后利 用仿真波形驗證該設(shè)計的合理性和有效性。整...
上傳時間： 2014-01-11
上傳用戶：AbuGe
資源簡介：數(shù)字鎖相環(huán)(DPLL)技術(shù)在數(shù)字通信、無線電電子學(xué)等眾多領(lǐng)域得到了極為廣泛的應(yīng)用。與傳統(tǒng)的模擬電路實現(xiàn)的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環(huán)路帶寬和中心頻率編程可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點。
上傳時間： 2013-12-18
上傳用戶：libenshu01
資源簡介：PLL是數(shù)字鎖相環(huán)設(shè)計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上； 頂層文件是PLL.GDF
上傳時間： 2017-07-24
上傳用戶：璇珠官人
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計實現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計和實現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：很好的全數(shù)字鎖相環(huán)源程序，大家有需要的可以看看
上傳時間： 2022-07-22
上傳用戶：
資源簡介：用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言
上傳時間： 2013-05-27
上傳用戶：hewenzhi
資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時間： 2013-08-07
上傳用戶：2467478207
資源簡介：基于FPGA設(shè)計數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時間： 2013-08-19
上傳用戶：Huge_Brother
資源簡介：關(guān)于數(shù)字鎖相環(huán)的一點東西,可以下來看看\r\n
上傳時間： 2013-08-26
上傳用戶：7891
資源簡介：數(shù)字鎖相環(huán)DPLL源程序，用cpld編寫，展開后文件比較多，大家請耐心使用。謝謝，多多支持
上傳時間： 2013-12-20
上傳用戶：zl5712176
資源簡介：鎖相環(huán)設(shè)計文檔和一個可執(zhí)行文件
上傳時間： 2013-12-05
上傳用戶：waitingfy
資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：關(guān)于數(shù)字鎖相環(huán)的使用，結(jié)合FM,AM的使用來說明
上傳時間： 2013-12-29
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：全數(shù)字鎖相環(huán)ＶＨＤＬ描述并實現(xiàn)功能仿真，另附有圖形說明
上傳時間： 2014-01-13
上傳用戶：shawvi
資源簡介：直接式數(shù)字鎖相環(huán)頻率合成器.用ELANIX公司SYSTEMVIEW運行.
上傳時間： 2015-07-18
上傳用戶：妄想演繹師
