ddr_sdram控制器的vhdl代碼,里面的地址和數據長度可配置,能滿足不同用戶的需要.
資源簡介:ddr_sdram控制器的vhdl代碼,里面的地址和數據長度可配置,能滿足不同用戶的需要.
上傳時間: 2015-07-10
上傳用戶:lanhuaying
資源簡介:是個swing 寫的好的通信程序,里面有數據庫和原碼,運行就可以了,希望好好的
上傳時間: 2014-01-17
上傳用戶:daoxiang126
資源簡介:人事管理系統 基本功能說明: 3.1數據錄入 提供兩種信息錄入方式:列表錄入、模板錄入,用以滿足不同用戶的需要。 3.2數據的刪除修改: 對數據的最基本的操作,保證數據正確性和完整性,為其他操作打好基礎。 3.3數據的查詢: 用戶可以直接快速地查...
上傳時間: 2013-12-18
上傳用戶:yuchunhai1990
資源簡介:模擬電梯運行的情況。該模擬軟件能根據用戶的要求同時生成N部電梯和M各樓層。能滿足不同樓層對電梯的請求。
上傳時間: 2013-12-22
上傳用戶:royzhangsz
資源簡介:spi總線的vhdl代碼,試了試可以用。希望能對開發者有所幫助。
上傳時間: 2013-12-27
上傳用戶:璇珠官人
資源簡介:倆個比較好的計數器的vhdl代碼:一個是n位通用計數器,一個是的用到的語法比較全面。是比較好的學習資料
上傳時間: 2013-12-25
上傳用戶:zm7516678
資源簡介:pci控制器的vhdl代碼。。。。。。。。。
上傳時間: 2013-12-24
上傳用戶:亞亞娟娟123
資源簡介:SDRAM控制器的vhdl代碼在FGPA中的綜合與實現
上傳時間: 2013-12-01
上傳用戶:shinesyh
資源簡介:基于FPGA的交通燈控制器設計(vhdl代碼全-各個模塊均調試通過)這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-27
上傳用戶:
資源簡介:實現四位加法器的vhdl代碼,里面含有全加器的代碼
上傳時間: 2013-12-22
上傳用戶:stvnash
資源簡介:基于cyclone系列FPGA的模擬幅度調制的vhdl代碼
上傳時間: 2013-08-12
上傳用戶:hongmo
資源簡介:cpld與pc機通信的vhdl代碼,用于模擬cs232收發功能
上傳時間: 2013-08-13
上傳用戶:wab1981
資源簡介:一個16位cpu的vhdl代碼。具體內容我也不清楚,自己慢慢研究吧
上傳時間: 2015-04-19
上傳用戶:qlpqlq
資源簡介:一個8051的vhdl代碼,可完整編譯, 但不保證版圖映射成功,可作為設計微處理器的參考
上傳時間: 2014-11-27
上傳用戶:xz85592677
資源簡介:一個8位RiSC單片機的vhdl代碼, 具有很好的參考價值。
上傳時間: 2014-12-20
上傳用戶:VRMMO
資源簡介:這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.
上傳時間: 2014-01-03
上傳用戶:klin3139
資源簡介:簡單的可配置dpll的vhdl代碼。 用于時鐘恢復后的相位抖動的濾波有很好的效果, 而且可以參數化配置pll的級數。
上傳時間: 2013-12-14
上傳用戶:lwwhust
資源簡介:用于實現兩個數相加的vhdl代碼,在相應的編譯器中使用
上傳時間: 2015-06-21
上傳用戶:hn891122
資源簡介:USB的vhdl代碼,具有很強的指導意義,對FPGA進行usb控制很有幫助!
上傳時間: 2013-12-13
上傳用戶:teddysha
資源簡介:本文件是實現任意整數分頻的vhdl代碼,愿與大家分享!
上傳時間: 2015-08-23
上傳用戶:ainimao
資源簡介:驅動模數轉換器ADC0809轉換的vhdl代碼
上傳時間: 2013-12-18
上傳用戶:manking0408
資源簡介:常用2、4、6及任意偶數分頻器的vhdl代碼實現(原創)
上傳時間: 2013-12-17
上傳用戶:330402686
資源簡介:常用1、3、5及任意奇數分頻器的vhdl代碼實現(原創)
上傳時間: 2013-12-26
上傳用戶:rishian
資源簡介:此文是一個完整的字符發生器的設計及設置,文中有完整的vhdl代碼及原理圖.
上傳時間: 2013-12-30
上傳用戶:rocwangdp
資源簡介:并口硬盤標準PATA6的CRC效驗碼的vhdl代碼
上傳時間: 2014-09-03
上傳用戶:李夢晗
資源簡介:實例制作的一個有關交通燈的vhdl代碼,從各模塊到頂層文件的代碼一一列出,詳細周到,附帶仿真波形圖和芯片管腳鎖定的相關內容,絕對物超所值。
上傳時間: 2015-10-30
上傳用戶:dragonhaixm
資源簡介:FPGA開發所遇到的輸入輸出控制端口的vhdl代碼,供大家學習借鑒!
上傳時間: 2013-12-22
上傳用戶:685
資源簡介:2級流水線實現的8位全加器的vhdl代碼,適用于altera系列的FPGA/CPLD
上傳時間: 2014-06-15
上傳用戶:zhanditian
資源簡介:多總線切換的vhdl代碼。可用于多RAM的管理。
上傳時間: 2013-12-29
上傳用戶:啊颯颯大師的
資源簡介:模擬I2C EEPROM的vhdl代碼。如常見的24c02等。
上傳時間: 2014-01-25
上傳用戶:Yukiseop