2個(gè)4位二進(jìn)制數(shù)相加的加法器件，其結(jié)果顯示在七段譯碼器中
資源簡(jiǎn)介：2個(gè)4位二進(jìn)制數(shù)相加的加法器件，其結(jié)果顯示在七段譯碼器中
上傳時(shí)間： 2015-11-04
上傳用戶：chenjjer
資源簡(jiǎn)介：這是一個(gè)用multisim編寫的用8421BCD碼表示的兩個(gè)一位十進(jìn)制數(shù)相加的加法器
上傳時(shí)間： 2016-09-17
上傳用戶：kelimu
資源簡(jiǎn)介：用VHDL語言編寫的兩個(gè)四位二進(jìn)制數(shù)相減，其結(jié)果會(huì)出現(xiàn)進(jìn)位
上傳時(shí)間： 2015-08-25
上傳用戶：daoxiang126
資源簡(jiǎn)介：這是我自己寫的兩個(gè)8位二進(jìn)制數(shù)的乘法程序，在xilinx Spartan3E 上已經(jīng)調(diào)試成功，拿出來與大家分享！
上傳時(shí)間： 2015-11-09
上傳用戶：alan-ee
資源簡(jiǎn)介：本程序是利用兩個(gè)4位二進(jìn)制并行加法器通過級(jí)聯(lián)方式構(gòu)成一個(gè)8位加法器。
上傳時(shí)間： 2014-11-29
上傳用戶：270189020
資源簡(jiǎn)介：8位加法樹乘法器,實(shí)現(xiàn)兩個(gè)8位二進(jìn)制數(shù)相乘，采用verilog hdl
上傳時(shí)間： 2016-12-19
上傳用戶：lhc9102
資源簡(jiǎn)介：加法器是實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加運(yùn)算的 基本單元電路。8 位加法器就是實(shí)現(xiàn)兩個(gè)8 位 二進(jìn)制相加,同時(shí)加上低位進(jìn)位的運(yùn)算電路。
上傳時(shí)間： 2016-12-29
上傳用戶：lx9076
資源簡(jiǎn)介：一、本程序完成功能要求： 完成兩個(gè)壓縮的8位多字節(jié)無符號(hào)BCD數(shù)相加的程序段。要求提供調(diào)試通過的源代碼、可執(zhí)行程序和編程小結(jié)readme.txt文件。 兩個(gè)操作數(shù)可以由鍵盤輸入。輸出要求：在屏幕上顯示出參與運(yùn)算的兩個(gè)加數(shù)和結(jié)果和。 二、使用說明： 點(diǎn)...
上傳時(shí)間： 2013-12-21
上傳用戶：qweqweqwe
資源簡(jiǎn)介：移位乘法器的輸入為兩個(gè)4位操作數(shù)a和b，啟動(dòng)乘法器由stb控制，clk信號(hào)提供系統(tǒng)定時(shí)。乘法器的結(jié)果為8位信號(hào)result,乘法結(jié)束后置信號(hào)done為1. 乘法算法采用原碼移位乘法，即對(duì)兩個(gè)操作數(shù)進(jìn)行逐位的移位相加，迭代4次后輸出結(jié)果。具體算法： 1. 被乘數(shù)...
上傳時(shí)間： 2014-01-03
上傳用戶：星仔
資源簡(jiǎn)介：內(nèi)存中連續(xù)存放著16個(gè)十六位二進(jìn)制數(shù)，在原16個(gè)數(shù)的第4和第5個(gè)數(shù)之間插入00FFH，在原16個(gè)數(shù)的第8和第9個(gè)數(shù)之間插入FF00H，在原16個(gè)數(shù)的第12和第13個(gè)數(shù)之間插入55AAH， 在原16個(gè)數(shù)的最后加入AA55H。將按上述方法插入4個(gè)數(shù)后得到的20個(gè)數(shù)存入內(nèi)存中。
上傳時(shí)間： 2014-02-24
上傳用戶：alan-ee
資源簡(jiǎn)介：本程序能從鍵盤讀入二個(gè)五位十進(jìn)制數(shù)（1位符號(hào)位+4位數(shù)值位），并將這二個(gè)十進(jìn)制數(shù)分別轉(zhuǎn)換為二進(jìn)制數(shù)，然后求其和，再將和以十進(jìn)制形式進(jìn)行顯示。
上傳時(shí)間： 2015-02-27
上傳用戶：星仔
資源簡(jiǎn)介：本程序能從鍵盤讀入二個(gè)五位十進(jìn)制數(shù)（1位符號(hào)位+4位數(shù)值位），并將這二個(gè)十進(jìn)制數(shù) 分別轉(zhuǎn)換為二進(jìn)制數(shù)，然后求其和，再將和以十進(jìn)制形式進(jìn)行顯示。
上傳時(shí)間： 2015-06-22
上傳用戶：ghostparker
資源簡(jiǎn)介：本程序能從鍵盤讀入二個(gè)五位十進(jìn)制數(shù)（1位符號(hào)位+4位數(shù)值位），并將這二個(gè)十進(jìn)制數(shù) 分別轉(zhuǎn)換為二進(jìn)制數(shù)，然后求其和，再將和以十進(jìn)制形式進(jìn)行顯示。
上傳時(shí)間： 2015-09-30
上傳用戶：shinesyh
資源簡(jiǎn)介：一種可以完成16位有符號(hào)／無符號(hào)二進(jìn)制數(shù)乘法的乘法器。該乘法器采用了改進(jìn)的Booth算法，簡(jiǎn)化了部分積的符號(hào)擴(kuò)展，采用Wallace樹和超前進(jìn)位加法器來進(jìn)一步提高電路的運(yùn)算速度。本乘法器可以作為嵌入式CPU內(nèi)核的乘法單元，整個(gè)設(shè)計(jì)用VHDL語言實(shí)現(xiàn)。
上傳時(shí)間： 2013-12-23
上傳用戶：skfreeman
資源簡(jiǎn)介：本上載源碼解決了16位二進(jìn)制數(shù)的乘法，32為除以16位二進(jìn)制數(shù)的除法
上傳時(shí)間： 2015-05-18
上傳用戶：戀天使569
資源簡(jiǎn)介：LRC校驗(yàn)函數(shù)說明及程序源碼, 錯(cuò)誤校驗(yàn)用于 ASCII 模式。這個(gè)錯(cuò)誤校驗(yàn)碼是一個(gè) 8 位二進(jìn)制數(shù)，可作為 2 個(gè) ASCII 十六進(jìn)制字節(jié)傳送。計(jì)算 LRC 碼時(shí)，僅設(shè)備地址、功能代碼、數(shù)據(jù)塊字節(jié)參加
上傳時(shí)間： 2014-10-28
上傳用戶：zyt
資源簡(jiǎn)介：2個(gè)1000位大整數(shù)相乘，模擬計(jì)算機(jī)的計(jì)算方式，先將乘數(shù)和被乘數(shù)都轉(zhuǎn)換為0,1編碼的長(zhǎng)字符串，然后移位相加，最后轉(zhuǎn)變回10進(jìn)制。
上傳時(shí)間： 2013-12-18
上傳用戶：wkchong
資源簡(jiǎn)介：一個(gè)動(dòng)態(tài)可視化的MCS-51全功能模擬器,此模擬器可以讓您在PC機(jī)上模擬運(yùn)行MCS-51程序就如同在硬體上一樣. 這模擬器提供8KB的程序空間,256字節(jié)的RAM,16KB的XRAM,2個(gè)16位的定時(shí)/計(jì)數(shù)器(T0與T1),一個(gè)實(shí)時(shí)時(shí)鐘,一個(gè) 5x6 的小鍵盤,一個(gè) 128x64 點(diǎn)陣的 LCD,一個(gè)音頻...
上傳時(shí)間： 2013-12-13
上傳用戶：葉山豪
資源簡(jiǎn)介：16位二進(jìn)制數(shù)與8位二進(jìn)制數(shù)的無符號(hào)除法
上傳時(shí)間： 2013-12-20
上傳用戶：cooran
資源簡(jiǎn)介：此為用匯編語言編寫的一個(gè)十進(jìn)制加減計(jì)算器的課程設(shè)計(jì)。能夠?qū)崿F(xiàn)兩個(gè)二位十進(jìn)制數(shù)的加減運(yùn)算，并具有友好的界面。
上傳時(shí)間： 2016-08-01
上傳用戶：古谷仁美
資源簡(jiǎn)介：用8個(gè)發(fā)光管演示出8位二進(jìn)制數(shù)累加過程。
上傳時(shí)間： 2016-10-14
上傳用戶：netwolf
資源簡(jiǎn)介：兩個(gè)32位無符號(hào)整數(shù)的乘積的匯編程序 注意乘法的錯(cuò)位相加
上傳時(shí)間： 2013-12-15
上傳用戶：bjgaofei
資源簡(jiǎn)介：簡(jiǎn)單的數(shù)字電路設(shè)計(jì)，全部由分立的IC實(shí)現(xiàn)，實(shí)物已經(jīng)做出過。實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加，和一個(gè)四位二進(jìn)制移位的功能。仿照MCU指令進(jìn)行設(shè)計(jì)，有2位二進(jìn)制操作碼，8位輸入和5位輸出端，內(nèi)部時(shí)鐘控制電路。對(duì)于了解8位或者16位的MCU指令時(shí)序邏輯有點(diǎn)幫助.
上傳時(shí)間： 2014-01-15
上傳用戶：225588
資源簡(jiǎn)介：改程序用VHDL編寫 實(shí)現(xiàn)由8位二進(jìn)制數(shù)轉(zhuǎn)化成整數(shù)的功能
上傳時(shí)間： 2017-05-01
上傳用戶：D&L37
資源簡(jiǎn)介：輸入兩個(gè)兩位十進(jìn)制數(shù)，就可以得到他們的和，實(shí)現(xiàn)兩個(gè)十進(jìn)制書相加
上傳時(shí)間： 2014-03-09
上傳用戶：aysyzxzm
資源簡(jiǎn)介：八位數(shù)碼管共陰極顯示電路以及六位二進(jìn)制數(shù)的輸出
上傳時(shí)間： 2017-08-22
上傳用戶：wfl_yy
資源簡(jiǎn)介：設(shè)計(jì)一種可以實(shí)現(xiàn)16位有符號(hào)_無符號(hào)二進(jìn)制數(shù)乘法的乘法器，適合感興趣的學(xué)習(xí)者學(xué)習(xí).
上傳時(shí)間： 2022-04-27
上傳用戶：
資源簡(jiǎn)介：ADSP-BF53x是主頻高達(dá)600 MHz 高性能Blackfin處理器內(nèi)核包括：2個(gè)16位MAC，2個(gè)40位ALU，4個(gè)8位視頻ALU，以及1個(gè)40位移位器
上傳時(shí)間： 2013-12-16
上傳用戶：sxdtlqqjl
資源簡(jiǎn)介：用VHDL設(shè)計(jì)一個(gè)4位二進(jìn)制并行半加器，要求將被加數(shù)、加數(shù)和加法運(yùn)算和用動(dòng)態(tài)掃描的方式共陰數(shù)碼管一同時(shí)顯示出
上傳時(shí)間： 2014-11-24
上傳用戶：haohaoxuexi
資源簡(jiǎn)介：2個(gè)1000位大整數(shù)相乘，采用鏈表的方式組織乘數(shù)和被乘數(shù)，相乘得到結(jié)果存在鏈表中，最后累加打印出結(jié)果
上傳時(shí)間： 2016-01-09
上傳用戶：songrui
