VHDL計數(shù)器
資源簡介:VHDL 計數(shù)器源程序,大家看看吧 VHDL 計數(shù)器源程序,大家看看吧
上傳時間: 2015-07-18
上傳用戶:yyyyyyyyyy
資源簡介:一個VHDL計數(shù)器。可進一步改裝成實際的計數(shù)器使用
上傳時間: 2013-12-25
上傳用戶:chongcongying
資源簡介:VHDL計數(shù)器
上傳時間: 2015-11-15
上傳用戶:xauthu
資源簡介:VHDL計數(shù)器功能從0000到ffff記數(shù)
上傳時間: 2014-01-14
上傳用戶:jing911003
資源簡介:VHDL計數(shù)器的TestBench,適合初學者
上傳時間: 2016-03-20
上傳用戶:love1314
資源簡介:6進制計數(shù)器VHDL程序 --文件名:counter6.vhd。 --功能:6進制計數(shù)器,有進位C
上傳時間: 2013-04-24
上傳用戶:蠢蠢66
資源簡介:10進制計數(shù)器VHDL程序 --文件名:counter10.vhd。 --功能:10進制計數(shù)器,有進位C
上傳時間: 2013-07-18
上傳用戶:2525775
資源簡介:24進制計數(shù)器VHDL程序 --文件名:counter24.vhd。 --功能:24進制計數(shù)器。
上傳時間: 2013-05-19
上傳用戶:shizhanincc
資源簡介:16位計數(shù)器的設(shè)計,這里是實現(xiàn)上述功能的VHDL源程序,供大家學習和討論。\r\n
上傳時間: 2013-09-05
上傳用戶:weiwolkt
資源簡介:各種功能的計數(shù)器實例(VHDL源代碼):
上傳時間: 2013-10-16
上傳用戶:bjgaofei
資源簡介:各種功能的計數(shù)器實例(VHDL源代碼):ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時間: 2014-11-30
上傳用戶:半熟1994
資源簡介:各種功能的計數(shù)器實例(VHDL源代碼):
上傳時間: 2013-10-19
上傳用戶:xanxuan
資源簡介:各種功能的計數(shù)器實例(VHDL源代碼):ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時間: 2013-10-09
上傳用戶:松毓336
資源簡介:VHDL寄存/計數(shù)器設(shè)計
上傳時間: 2015-02-28
上傳用戶:13517191407
資源簡介:maxplus2為開發(fā)環(huán)境 VHDL編寫的自由 計數(shù)器 程序
上傳時間: 2014-01-01
上傳用戶:hxy200501
資源簡介:VHDL開發(fā)的計數(shù)器。源程序不復(fù)雜,應(yīng)該都能看懂。最重要的注意:是時序問題
上傳時間: 2014-01-16
上傳用戶:xuan‘nian
資源簡介:用VHDL實現(xiàn)24小時計數(shù)器,方法簡單實用。 仿真環(huán)境MAXPLUS-
上傳時間: 2013-12-27
上傳用戶:luopoguixiong
資源簡介:VHDL語言應(yīng)用實例,計數(shù)器的設(shè)計,用GENERATE語句實現(xiàn)
上傳時間: 2015-04-05
上傳用戶:cjl42111
資源簡介:完整的雙向計數(shù)器VHDL 程序 大家參考
上傳時間: 2014-01-22
上傳用戶:來茴
資源簡介:電子時鐘VHDL程序與仿真 10進制計數(shù)器設(shè)計與仿真 6進制計數(shù)器設(shè)計與仿真
上傳時間: 2014-08-13
上傳用戶:ztj182002
資源簡介:通過VHDL語言編寫的計數(shù)器程序,可以在一嗎器顯示管上分段顯示小時,分,秒,并且可以分別清零
上傳時間: 2013-12-16
上傳用戶:s363994250
資源簡介:介紹了VHDL語言的知識,包括元件,加法器,計數(shù)器等的編程
上傳時間: 2014-01-12
上傳用戶:qazxsw
資源簡介:用VHDL能進行正常的時、分、秒計時功能、分別有6個數(shù)碼管顯示24小時、60分鐘、60秒鐘的計數(shù)器顯示。
上傳時間: 2013-12-20
上傳用戶:kytqcool
資源簡介:VHDL源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效,清零端為clrn,進位輸出為co。
上傳時間: 2014-11-21
上傳用戶:xc216
資源簡介:VHDL源代碼.設(shè)計一個模為4的計數(shù)器,并在實驗箱上用七段數(shù)碼管顯示結(jié)果
上傳時間: 2013-12-25
上傳用戶:zxc23456789
資源簡介:用VHDL語言編的帶有異步清零功能的十進制計數(shù)器
上傳時間: 2015-08-25
上傳用戶:lhc9102
資源簡介:count16.vhd 16位BCD計數(shù)器VHDL源程序
上傳時間: 2013-12-11
上傳用戶:leehom61
資源簡介:本文為采用VHDL編寫的程序及報告。步驟如下:1設(shè)計三位二進制計數(shù)器程序 二:設(shè)計一驅(qū)動循環(huán)顯示7位數(shù)字 2編寫LED控制程序如下: 3設(shè)計采用原理圖方式如下:
上傳時間: 2015-11-18
上傳用戶:cjf0304
資源簡介:十進制加法計數(shù)器.VHDL程序,可在Quratus 2中運行
上傳時間: 2015-12-03
上傳用戶:nanxia
資源簡介:CPLD_EPM7064程序,運用計數(shù)器實現(xiàn)的分頻程序,VHDL
上傳時間: 2014-01-07
上傳用戶:zhangjinzj