相 關(guān) 資 源

• FPGA verilog免費(fèi)下載

  資源簡介：FPGA verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用

  標(biāo)簽： verilog FPGA

  上傳時(shí)間： 2013-08-22

  上傳用戶：longlong12345678

• 這是我寫的一個(gè)關(guān)于FPGA verilog的程序希望有對初學(xué)著有幫助免費(fèi)下載

  資源簡介：這是我寫的一個(gè)關(guān)于FPGA verilog的程序希望有對初學(xué)著有幫助

  標(biāo)簽： verilog FPGA 程序

  上傳時(shí)間： 2013-08-23

  上傳用戶：gundamwzc

• checksum FPGA verilog免費(fèi)下載

  資源簡介：checksum FPGA verilog

  標(biāo)簽： checksum verilog FPGA

  上傳時(shí)間： 2014-01-22

  上傳用戶：ruixue198909

• FPGA verilog免費(fèi)下載

  資源簡介：FPGA verilog，比較好的verilog源碼，現(xiàn)提供給大家，供參考

  標(biāo)簽： verilog FPGA

  上傳時(shí)間： 2016-02-19

  上傳用戶：dianxin61

• FPGA verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用免費(fèi)下載

  資源簡介：FPGA verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用

  標(biāo)簽： verilog ASSIGN ALWAYS FPGA

  上傳時(shí)間： 2016-04-27

  上傳用戶：daoxiang126

• 這是我寫的一個(gè)關(guān)于FPGA verilog的程序希望有對初學(xué)著有幫助免費(fèi)下載

  資源簡介：這是我寫的一個(gè)關(guān)于FPGA verilog的程序希望有對初學(xué)著有幫助

  標(biāo)簽： verilog FPGA 程序

  上傳時(shí)間： 2013-12-25

  上傳用戶：924484786

• 用FPGA verilog hdl實(shí)現(xiàn)千兆以太網(wǎng)MAC。免費(fèi)下載

  資源簡介：用FPGA verilog hdl實(shí)現(xiàn)千兆以太網(wǎng)MAC。

  標(biāo)簽： verilog FPGA hdl MAC

  上傳時(shí)間： 2014-01-12

  上傳用戶：yuanyuan123

• altera FPGA verilog 設(shè)計(jì)的基于查找表的DCT程序及zigzag掃描程序免費(fèi)下載

  資源簡介：altera FPGA verilog 設(shè)計(jì)的基于查找表的DCT程序及zigzag掃描程序，已經(jīng)過matlab 和modelsim 驗(yàn)證，文件中包含TESTBENCH ，直接可用

  標(biāo)簽： verilog altera zigzag FPGA

  上傳時(shí)間： 2016-10-08

  上傳用戶：362279997

• FPGA verilog 用DCFIFO實(shí)現(xiàn) 跨時(shí)鐘域的數(shù)據(jù)傳輸免費(fèi)下載

  資源簡介：FPGA verilog 用DCFIFO實(shí)現(xiàn) 跨時(shí)鐘域的數(shù)據(jù)傳輸，已驗(yàn)證，直接可用

  標(biāo)簽： verilog DCFIFO FPGA 時(shí)鐘域

  上傳時(shí)間： 2014-01-07

  上傳用戶：jichenxi0730

• alteral FPGA verilog 利用 ROM DCFIFO 和RAM 實(shí)現(xiàn)高速到低速時(shí)鐘域的數(shù)據(jù)傳輸免費(fèi)下載

  資源簡介：alteral FPGA verilog 利用 ROM DCFIFO 和RAM 實(shí)現(xiàn)高速到低速時(shí)鐘域的數(shù)據(jù)傳輸 ，值得學(xué)習(xí)。

  標(biāo)簽： alteral verilog DCFIFO FPGA

  上傳時(shí)間： 2013-12-26

  上傳用戶：lepoke

• FPGA內(nèi)AM調(diào)制工程。內(nèi)帶調(diào)制波、載波生成。關(guān)鍵詞：FPGA verilog AM DDS免費(fèi)下載

  資源簡介：FPGA內(nèi)AM調(diào)制工程。內(nèi)帶調(diào)制波、載波生成。關(guān)鍵詞：FPGA verilog AM DDS

  標(biāo)簽： FPGA verilog DDS AM

  上傳時(shí)間： 2013-12-24

  上傳用戶：時(shí)代電子小智

• 不同方法FPGA/verilog實(shí)現(xiàn)3分頻,簡單易懂免費(fèi)下載

  資源簡介：不同方法FPGA/verilog實(shí)現(xiàn)3分頻,簡單易懂，便于理解

  標(biāo)簽： verilog FPGA 分頻

  上傳時(shí)間： 2014-09-05

  上傳用戶：源弋弋

• AD9764 14位DAC數(shù)據(jù)采集FPGA verilog 邏輯驅(qū)動Quatus prime 18.免費(fèi)下載

  資源簡介：AD9764 14位DAC數(shù)據(jù)采集FPGA verilog 邏輯驅(qū)動Quatus prime 18.0完整工程文件,可以做為的設(shè)計(jì)參考。

  標(biāo)簽： ad9764 dac 數(shù)據(jù)采集 FPGA verilog

  上傳時(shí)間： 2022-01-29

  上傳用戶：

• FPGA verilog HDL設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過lcd1620和數(shù)碼管顯示免費(fèi)下載

  資源簡介：FPGA verilog HDL設(shè)計(jì)溫度傳感器ds18b20溫度讀取并通過lcd1620和8位LED數(shù)碼管顯示的QUARTUS II 12.0工程文件，包括完整的設(shè)計(jì)文件.V源碼，可以做為你的學(xué)習(xí)及設(shè)計(jì)參考。module ds18b20lcd1602display ( Clk, Rst,? ? ? DQ,? ?//18B20數(shù)據(jù)端口 Txd,? ...

  標(biāo)簽： FPGA verilog hdl 溫度傳感器 ds18b20 lcd1620 數(shù)碼顯示

  上傳時(shí)間： 2022-01-30

  上傳用戶：

• XILINX FPGA verilog編程大全 2015網(wǎng)絡(luò)版免費(fèi)下載

  資源簡介：XILINX FPGA verilog編程大全

  標(biāo)簽： XILINX FPGA verilog

  上傳時(shí)間： 2022-07-09

  上傳用戶：zhanglei193

• verilog硬件描述語言參考手冊免費(fèi)下載

  資源簡介：本書主要介紹FPGA verilog語言，輕松入門verilog語言能力。

  標(biāo)簽： verilog

  上傳時(shí)間： 2022-03-29

  上傳用戶：

• LDPC編碼解碼FPGA verilog程序源代碼，包括仿真數(shù)據(jù)等免費(fèi)下載

  資源簡介：網(wǎng)上下載的ldpc參考代碼，需要的可以下載哈。

  標(biāo)簽： ldpc FPGA

  上傳時(shí)間： 2022-05-05

  上傳用戶：zhanglei193

• 關(guān)于S29GL256S系列并行nor flash的讀寫擦除操作實(shí)驗(yàn)免費(fèi)下載

  資源簡介：FPGA verilog實(shí)現(xiàn) S29GL256S 系列 并行 nor flash 的讀寫擦除操作功能

  標(biāo)簽： s29gl256s flash

  上傳時(shí)間： 2022-05-17

  上傳用戶：qingfengchizhu

• pld/FPGA,vhdl/verilog的相關(guān)學(xué)習(xí)資料免費(fèi)下載

  資源簡介：可編程邏輯器件 pld/FPGA,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。

  標(biāo)簽： verilog FPGA vhdl pld

  上傳時(shí)間： 2013-08-06

  上傳用戶：李彥東

• 基于Xilinx FPGA的DDRSDRAM的verilog控制代碼免費(fèi)下載

  資源簡介：基于Xilinx FPGA的DDRSDRAM的verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM verilog Xilinx FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：ainimao

• 使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2013-08-08

  上傳用戶：litianchu

• 華為的FPGA和verilog的教程免費(fèi)下載

  資源簡介：華為的FPGA和verilog的教程，我相信對大家的用處是毋庸置疑的。

  標(biāo)簽： verilog FPGA 華為 教程

  上傳時(shí)間： 2013-08-13

  上傳用戶：manlian

• FPGA開發(fā)板上寫的verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)免費(fèi)下載

  資源簡介：FPGA開發(fā)板上寫的verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n

  標(biāo)簽： verilog FPGA 開發(fā)板 代碼

  上傳時(shí)間： 2013-08-15

  上傳用戶：copu

• FPGA開發(fā)pci的verilog免費(fèi)下載

  資源簡介：FPGA開發(fā)pci的verilog，不可多得的源代碼。

  標(biāo)簽： verilog FPGA pci

  上傳時(shí)間： 2013-08-15

  上傳用戶：myworkpost

• FPGA的uart控制器的verilog源程序免費(fèi)下載

  資源簡介：FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功

  標(biāo)簽： verilog FPGA uart 控制器

  上傳時(shí)間： 2013-08-15

  上傳用戶：qazxsw

• xilinx FPGA 做VGA驅(qū)動信號的verilog原代碼,ise版本9.2免費(fèi)下載

  資源簡介：xilinx FPGA 做VGA驅(qū)動信號的verilog原代碼,ise版本9.2,

  標(biāo)簽： verilog xilinx FPGA VGA

  上傳時(shí)間： 2013-08-16

  上傳用戶：jasson5678

• 用verilog語言編寫的FPGA控制PWM的程序免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時(shí)間： 2013-08-16

  上傳用戶：梧桐

• 基于FPGA的交通燈的設(shè)計(jì) 有verilog HDL 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡介：基于FPGA的交通燈的設(shè)計(jì) 有verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： verilog FPGA HDL 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼免費(fèi)下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)免費(fèi)下載

  資源簡介：lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

  標(biāo)簽： verilog FPGA Hdl 如何使用

  上傳時(shí)間： 2013-08-18

  上傳用戶：qwe1234