本代碼使用verilog編寫了CORDIC數字計算機的設計
資源簡介：本代碼使用verilog編寫了CORDIC數字計算機的設計
上傳時間： 2016-08-27
上傳用戶：稀世之寶039
資源簡介：介紹了CORDIC數字計算機的設計，采用的是verilogHDL,在modelsim上可以實現仿真驗證，壓縮包中包含CORDIC的工作結構圖，比較詳細
上傳時間： 2014-01-03
上傳用戶：lps11188
資源簡介：用verilog實現了一個數字秒表的設計
上傳時間： 2015-11-15
上傳用戶：小眼睛LSL
資源簡介：精通verilog HDL語言編程源碼之6--CORDIC數字計算機的設計
上傳時間： 2016-11-22
上傳用戶：稀世之寶039
資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
上傳時間： 2017-01-24
上傳用戶：縹緲
資源簡介：一個關于MEMORY設計的原代碼,使用verilog編寫的 希望對大家有些幫助
上傳時間： 2013-12-24
上傳用戶：change0329
資源簡介：WinCE編程寶典第3章的配套代碼,使用SDK編寫,在觸摸筆經過的地方畫點.
上傳時間： 2016-04-03
上傳用戶：weixiao99
資源簡介：夲程序實現了FIR數字濾波器的設計，其界面設計完美，且代碼簡單，實現的功能較多且參數設置靈活。
上傳時間： 2016-07-10
上傳用戶：JIUSHICHEN
資源簡介：本設備管理系統采用了三層結構的設計思想，把界面和業務邏輯分開，界面只負責顯示，而業務邏輯負責，業務流程的實現。 在設備管理系統中，RoomManageForm則負責房間管理的界面展示，而具體房間管理的實現由RoomManage去實現。這樣做的好處是，業務邏輯跟界面...
上傳時間： 2013-12-06
上傳用戶：小碼農lz
資源簡介：本文主要介紹了IIR數字濾波器的設計與實現
上傳時間： 2013-12-02
上傳用戶：chenxichenyue
資源簡介：數字計算機的設計coric,利用 verilog實現,格式為.v格式.詳細見文件注釋
上傳時間： 2013-12-20
上傳用戶：dongqiangqiang
資源簡介：使用QT編寫了簡單的學生管理系統，本程序運用了鏈表機制來實驗的，功能不完善，可以作為初學者學習的資料，代碼做了比較詳細地注釋。
上傳時間： 2016-03-03
上傳用戶：luke5347
資源簡介：< Windows CE程序設計>>第4章的配套代碼,使用SDK編寫,字體處理并且增加了滾動條
上傳時間： 2013-12-22
上傳用戶：yxgi5
資源簡介：一個關于熱敏打印機時序的仿真程序,能夠應用于大多數的熱敏打印機中,實現了打印數據的并轉串.使用verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.
上傳時間： 2013-12-27
上傳用戶：waitingfy
資源簡介：用CORDIC算法實現超越函數,sin,cos用此方法也可以實現其他的sinhx,coshx,ex.代碼用verilog編寫
上傳時間： 2016-07-13
上傳用戶：15071087253
資源簡介：本程序使用VC++編寫，主要實現Spiht編碼算法。Spiht算法雖然已經非常成熟，但是作者從網上下載了一些代碼來看，編寫的不是很規范，所以作者在此整理了Spiht程序,在VC6.0下通過調試.
上傳時間： 2014-01-14
上傳用戶：lepoke
資源簡介：本文主要分析了FIR數字濾波器的基本結構和硬件構成特點,簡要介紹了FIR濾波器實現的方式優缺點 結合Altera公司的Stratix系列產品的特點,以一個基于MAC的8階FIR數字濾波器的設計為例,給出了使用verilog硬件描述語言進行數字邏輯設計的過程和方法,并且在Quartus...
上傳時間： 2017-01-24
上傳用戶：Miyuki
資源簡介：使用verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
上傳時間： 2013-08-12
上傳用戶：ljt101007
資源簡介：本代碼使用DB_LIB庫對SQL SERVER2000進行連接和各種操作，提供了一個實例。
上傳時間： 2015-07-24
上傳用戶：gmh1314
資源簡介：本程序使用C++編寫，在VC2005上調試，完成了文件的讀取，文件字符的統計以及壓縮率的顯示，哈夫曼樹的建立，哈夫曼編碼的實現，文件轉換為哈夫曼編碼成為壓縮文件以及文件從壓縮狀態進行解碼。并且以對話框的形式和用戶交流，程序方便實用，既可以對文本進行...
上傳時間： 2017-02-05
上傳用戶：gtf1207
資源簡介：使用verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據， FIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
上傳時間： 2017-04-08
上傳用戶：離殤
資源簡介：本程序使用vhdl編寫的jtag接口實現程序,其中有些功能未能實現,希望有人能夠幫忙完善!
上傳時間： 2013-12-25
上傳用戶：kelimu
資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學習verilog最基礎的東西！希望大家一起學習！
上傳時間： 2013-12-10
上傳用戶：410805624
資源簡介：DSP中巴特沃思濾波器的設計使用verilog編寫.
上傳時間： 2015-05-06
上傳用戶：三人用菜
資源簡介：德國漢堡大學的SRAM測試代碼,使用VHDL編寫,供大家參考
上傳時間： 2013-12-19
上傳用戶：xmsmh
資源簡介：本程式為使用verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.
上傳時間： 2014-01-14
上傳用戶：tzl1975
資源簡介：本代碼為javascript編寫的javascripting image complete源碼
上傳時間： 2015-10-27
上傳用戶：qiao8960
資源簡介：使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進行任意奇偶分頻
上傳時間： 2016-01-23
上傳用戶：stvnash
資源簡介：TFTP文本傳輸協議。本程序使用ADS編寫，全部采用嵌入式C語言。本程序從嵌入式CPU S3C2410的系統初始化引導到CS8900A網卡芯片驅動，從TFTP協議到TFTP文件傳輸的實現，全部都使用C程序實現。
上傳時間： 2013-12-30
上傳用戶：a3318966
資源簡介：編寫了一個數字塔,根據輸入的N值,來輸出不同的結果
上傳時間： 2013-12-17
上傳用戶：yangbo69
