本代碼使用verilog編寫了CORDIC數(shù)字計算機(jī)的設(shè)計
資源簡介：本代碼使用verilog編寫了CORDIC數(shù)字計算機(jī)的設(shè)計
上傳時間： 2016-08-27
上傳用戶：稀世之寶039
資源簡介：介紹了CORDIC數(shù)字計算機(jī)的設(shè)計，采用的是verilogHDL,在modelsim上可以實現(xiàn)仿真驗證，壓縮包中包含CORDIC的工作結(jié)構(gòu)圖，比較詳細(xì)
上傳時間： 2014-01-03
上傳用戶：lps11188
資源簡介：用verilog實現(xiàn)了一個數(shù)字秒表的設(shè)計
上傳時間： 2015-11-15
上傳用戶：小眼睛LSL
資源簡介：精通verilog HDL語言編程源碼之6--CORDIC數(shù)字計算機(jī)的設(shè)計
上傳時間： 2016-11-22
上傳用戶：稀世之寶039
資源簡介：RS(204,188)譯碼器的設(shè)計 異步FIFO設(shè)計 偽隨即序列應(yīng)用設(shè)計 CORDIC數(shù)字計算機(jī)的設(shè)計 CIC的設(shè)計 除法器的設(shè)計 加羅華域的乘法器設(shè)計
上傳時間： 2017-01-24
上傳用戶：縹緲
資源簡介：一個關(guān)于MEMORY設(shè)計的原代碼,使用verilog編寫的 希望對大家有些幫助
上傳時間： 2013-12-24
上傳用戶：change0329
資源簡介：WinCE編程寶典第3章的配套代碼,使用SDK編寫,在觸摸筆經(jīng)過的地方畫點.
上傳時間： 2016-04-03
上傳用戶：weixiao99
資源簡介：夲程序?qū)崿F(xiàn)了FIR數(shù)字濾波器的設(shè)計，其界面設(shè)計完美，且代碼簡單，實現(xiàn)的功能較多且參數(shù)設(shè)置靈活。
上傳時間： 2016-07-10
上傳用戶：JIUSHICHEN
資源簡介：本設(shè)備管理系統(tǒng)采用了三層結(jié)構(gòu)的設(shè)計思想，把界面和業(yè)務(wù)邏輯分開，界面只負(fù)責(zé)顯示，而業(yè)務(wù)邏輯負(fù)責(zé)，業(yè)務(wù)流程的實現(xiàn)。 在設(shè)備管理系統(tǒng)中，RoomManageForm則負(fù)責(zé)房間管理的界面展示，而具體房間管理的實現(xiàn)由RoomManage去實現(xiàn)。這樣做的好處是，業(yè)務(wù)邏輯跟界面...
上傳時間： 2013-12-06
上傳用戶：小碼農(nóng)lz
資源簡介：本文主要介紹了IIR數(shù)字濾波器的設(shè)計與實現(xiàn)
上傳時間： 2013-12-02
上傳用戶：chenxichenyue
資源簡介：數(shù)字計算機(jī)的設(shè)計coric,利用 verilog實現(xiàn),格式為.v格式.詳細(xì)見文件注釋
上傳時間： 2013-12-20
上傳用戶：dongqiangqiang
資源簡介：使用QT編寫了簡單的學(xué)生管理系統(tǒng)，本程序運用了鏈表機(jī)制來實驗的，功能不完善，可以作為初學(xué)者學(xué)習(xí)的資料，代碼做了比較詳細(xì)地注釋。
上傳時間： 2016-03-03
上傳用戶：luke5347
資源簡介：< Windows CE程序設(shè)計>>第4章的配套代碼,使用SDK編寫,字體處理并且增加了滾動條
上傳時間： 2013-12-22
上傳用戶：yxgi5
資源簡介：一個關(guān)于熱敏打印機(jī)時序的仿真程序,能夠應(yīng)用于大多數(shù)的熱敏打印機(jī)中,實現(xiàn)了打印數(shù)據(jù)的并轉(zhuǎn)串.使用verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.
上傳時間： 2013-12-27
上傳用戶：waitingfy
資源簡介：用CORDIC算法實現(xiàn)超越函數(shù),sin,cos用此方法也可以實現(xiàn)其他的sinhx,coshx,ex.代碼用verilog編寫
上傳時間： 2016-07-13
上傳用戶：15071087253
資源簡介：本程序使用VC++編寫，主要實現(xiàn)Spiht編碼算法。Spiht算法雖然已經(jīng)非常成熟，但是作者從網(wǎng)上下載了一些代碼來看，編寫的不是很規(guī)范，所以作者在此整理了Spiht程序,在VC6.0下通過調(diào)試.
上傳時間： 2014-01-14
上傳用戶：lepoke
資源簡介：本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點,簡要介紹了FIR濾波器實現(xiàn)的方式優(yōu)缺點 結(jié)合Altera公司的Stratix系列產(chǎn)品的特點,以一個基于MAC的8階FIR數(shù)字濾波器的設(shè)計為例,給出了使用verilog硬件描述語言進(jìn)行數(shù)字邏輯設(shè)計的過程和方法,并且在Quartus...
上傳時間： 2017-01-24
上傳用戶：Miyuki
資源簡介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。
上傳時間： 2013-08-12
上傳用戶：ljt101007
資源簡介：本代碼使用DB_LIB庫對SQL SERVER2000進(jìn)行連接和各種操作，提供了一個實例。
上傳時間： 2015-07-24
上傳用戶：gmh1314
資源簡介：本程序使用C++編寫，在VC2005上調(diào)試，完成了文件的讀取，文件字符的統(tǒng)計以及壓縮率的顯示，哈夫曼樹的建立，哈夫曼編碼的實現(xiàn)，文件轉(zhuǎn)換為哈夫曼編碼成為壓縮文件以及文件從壓縮狀態(tài)進(jìn)行解碼。并且以對話框的形式和用戶交流，程序方便實用，既可以對文本進(jìn)行...
上傳時間： 2017-02-05
上傳用戶：gtf1207
資源簡介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)， FIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。
上傳時間： 2017-04-08
上傳用戶：離殤
資源簡介：本程序使用vhdl編寫的jtag接口實現(xiàn)程序,其中有些功能未能實現(xiàn),希望有人能夠幫忙完善!
上傳時間： 2013-12-25
上傳用戶：kelimu
資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！
上傳時間： 2013-12-10
上傳用戶：410805624
資源簡介：DSP中巴特沃思濾波器的設(shè)計使用verilog編寫.
上傳時間： 2015-05-06
上傳用戶：三人用菜
資源簡介：德國漢堡大學(xué)的SRAM測試代碼,使用VHDL編寫,供大家參考
上傳時間： 2013-12-19
上傳用戶：xmsmh
資源簡介：本程式為使用verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經(jīng)過系統(tǒng)驗證.
上傳時間： 2014-01-14
上傳用戶：tzl1975
資源簡介：本代碼為javascript編寫的javascripting image complete源碼
上傳時間： 2015-10-27
上傳用戶：qiao8960
資源簡介：使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進(jìn)行任意奇偶分頻
上傳時間： 2016-01-23
上傳用戶：stvnash
資源簡介：TFTP文本傳輸協(xié)議。本程序使用ADS編寫，全部采用嵌入式C語言。本程序從嵌入式CPU S3C2410的系統(tǒng)初始化引導(dǎo)到CS8900A網(wǎng)卡芯片驅(qū)動，從TFTP協(xié)議到TFTP文件傳輸?shù)膶崿F(xiàn)，全部都使用C程序?qū)崿F(xiàn)。
上傳時間： 2013-12-30
上傳用戶：a3318966
資源簡介：編寫了一個數(shù)字塔,根據(jù)輸入的N值,來輸出不同的結(jié)果
上傳時間： 2013-12-17
上傳用戶：yangbo69
