本人寫的數(shù)字鎖相環(huán)，有模擬數(shù)據(jù)，學(xué)習(xí)鎖相環(huán)很好的材料。參考書“數(shù)字鎖相環(huán)路原理與應(yīng)用”編寫。
資源簡介：本人寫的數(shù)字鎖相環(huán)，有模擬數(shù)據(jù)，學(xué)習(xí)鎖相環(huán)很好的材料。參考書“數(shù)字鎖相環(huán)路原理與應(yīng)用”編寫。
上傳時(shí)間： 2014-01-18
上傳用戶：xsnjzljj
資源簡介：用VHDL寫的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench
上傳時(shí)間： 2014-01-20
上傳用戶：zwei41
資源簡介：一個(gè)實(shí)現(xiàn)簡單的數(shù)字鎖相環(huán)Verilog代碼，本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實(shí)現(xiàn)，里面有ModelSim仿真成功的波形圖
上傳時(shí)間： 2014-01-22
上傳用戶：003030
資源簡介：基于ti公司6713dsp的數(shù)字鎖相環(huán)，運(yùn)行環(huán)境為ccs3.1。希望有所幫助。
上傳時(shí)間： 2015-10-04
上傳用戶：ma1301115706
資源簡介：介紹了一寬帶的數(shù)字鎖相環(huán)的實(shí)現(xiàn)方法，歡迎大家踴躍下載
上傳時(shí)間： 2015-11-25
上傳用戶：咔樂塢
資源簡介：自己寫的一個(gè)鎖相環(huán)程序，希望對(duì)大家有所幫助
上傳時(shí)間： 2016-02-09
上傳用戶：gmh1314
資源簡介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實(shí)現(xiàn)。最后利 用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整...
上傳時(shí)間： 2014-01-11
上傳用戶：AbuGe
資源簡介：一個(gè)初步的數(shù)字鎖相環(huán)程序，沒有測試文件，應(yīng)該可以運(yùn)行。
上傳時(shí)間： 2014-11-18
上傳用戶：zwei41
資源簡介：國外一篇很好的數(shù)字鎖相環(huán)（PLL）設(shè)計(jì)文檔（解壓后PLL.pdf），不可不看呦！
上傳時(shí)間： 2016-08-10
上傳用戶：dengzb84
資源簡介：介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。
上傳時(shí)間： 2016-08-12
上傳用戶：xiaoyunyun
資源簡介：收集的數(shù)字鎖相環(huán)設(shè)計(jì)相關(guān)文章多篇.主要采用VHDL語言進(jìn)行設(shè)計(jì).
上傳時(shí)間： 2014-12-07
上傳用戶：kytqcool
資源簡介：使用VHDL語言進(jìn)行的數(shù)字鎖相環(huán)的設(shè)計(jì)，里面有相關(guān)的文件，可以使用MUX+PLUS打開
上傳時(shí)間： 2014-06-29
上傳用戶：lanhuaying
資源簡介：該文檔為基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-27
上傳用戶：
資源簡介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的\r\n新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來實(shí)現(xiàn)。最后利\r\n用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性...
上傳時(shí)間： 2013-08-22
上傳用戶：nairui21
資源簡介：在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)...
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
資源簡介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-08-07
上傳用戶：2467478207
資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過程和設(shè)計(jì)思想
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：關(guān)于數(shù)字鎖相環(huán)的一點(diǎn)東西,可以下來看看\r\n
上傳時(shí)間： 2013-08-26
上傳用戶：7891
資源簡介：PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
上傳時(shí)間： 2014-06-09
上傳用戶：daguda
資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：關(guān)于數(shù)字鎖相環(huán)的使用，結(jié)合FM,AM的使用來說明
上傳時(shí)間： 2013-12-29
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì) 一種改進(jìn)的全數(shù)字鎖相環(huán)設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：stampede
資源簡介：比較好的技術(shù)文章《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì)》有關(guān)鍵部分的源代碼。
上傳時(shí)間： 2013-12-24
上傳用戶：362279997
資源簡介：技術(shù)文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實(shí)現(xiàn)》有一定參考價(jià)值
上傳時(shí)間： 2015-08-21
上傳用戶：silenthink
資源簡介：一篇關(guān)于數(shù)字鎖相環(huán)的很好的文章，費(fèi)了很大力氣才搞到的
上傳時(shí)間： 2013-12-30
上傳用戶：zhangyi99104144
資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語言在CPLD上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：數(shù)字鎖相環(huán)的源代碼。用硬件編程語言VHDL編寫。
上傳時(shí)間： 2014-01-02
上傳用戶：jackgao
資源簡介：數(shù)字鎖相環(huán)數(shù)學(xué)模型,對(duì)有研究信號(hào)調(diào)制的數(shù)學(xué)建模.
上傳時(shí)間： 2013-12-25
上傳用戶：zhaiye
資源簡介：一篇簡單易懂的關(guān)于數(shù)字鎖相環(huán)概念原理設(shè)計(jì)的經(jīng)典文章
上傳時(shí)間： 2014-01-04
上傳用戶：hasan2015
資源簡介：基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì) 有關(guān)鍵部分的源代碼 hehe !
上傳時(shí)間： 2015-12-18
上傳用戶：hgy9473
