相 關 資 源

• verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y免費下載

  資源簡介：verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y

  標簽： input array_multiplier verilog product

  上傳時間： 2014-01-04

  上傳用戶：wxhwjf

• verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient免費下載

  資源簡介：verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder

  標簽： input Dividend Quotient verilog

  上傳時間： 2014-11-27

  上傳用戶：三人用菜

• verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input免費下載

  資源簡介：verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0

  標簽： output look-ahead carryout verilog

  上傳時間： 2014-12-06

  上傳用戶：ls530720646

• verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu免費下載

  資源簡介：verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位

  標簽： output look-ahead summation carryout

  上傳時間： 2017-01-07

  上傳用戶：yyq123456789

• Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL c免費下載

  資源簡介：Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL cycle/bit accurate model * Synthesizable VHDL model

  標簽： Algorithm Decoder DVB-RCS Release

  上傳時間： 2015-07-10

  上傳用戶：清風冷雨

• verilog code which receive from uart RX and then output to lcd text display.免費下載

  資源簡介：verilog code which receive from uart RX and then output to lcd text display.

  標簽： verilog receive display output

  上傳時間： 2016-03-07

  上傳用戶：songrui

• arm 7 verilog code used setup soc免費下載

  資源簡介：arm 7 verilog code used setup soc

  標簽： verilog setup code used

  上傳時間： 2016-12-17

  上傳用戶：qilin

• This source code in Delphi 7.0. Have function to decoding and encoding PDU format to ASCII and from免費下載

  資源簡介：This source code in Delphi 7.0. Have function to decoding and encoding PDU format to ASCII and from ASCII to PDU. You can modify it or change it for meet your requirement.

  標簽： and function decoding encoding

  上傳時間： 2013-12-25

  上傳用戶：xzt

• Fir verilog code implemented to find out the output of fir filter免費下載

  資源簡介：Fir verilog code implemented to find out the output of fir filter

  標簽： implemented verilog filter output

  上傳時間： 2017-08-06

  上傳用戶：zhliu007

• EXAMPLE SOURCE CODE FOR IMPLIB FILTER This filter accepts input through the standard input stream免費下載

  資源簡介：EXAMPLE SOURCE CODE FOR IMPLIB FILTER This filter accepts input through the standard input stream, convertsit and outputs it to the standard output am. The streams are linkedthrough pipes, such that the input stream is the output from th...

  標簽： input standard EXAMPLE accepts

  上傳時間： 2014-11-18

  上傳用戶：siguazgb

• EXAMPLE SOURCE CODE FOR TASM FILTER his filter accepts input through the standard input stream, con免費下載

  資源簡介：EXAMPLE SOURCE CODE FOR TASM FILTER his filter accepts input through the standard input stream, converts it and outputs it to the standard output stream. The streams are linked through pipes, such that the input stream is the output from ...

  標簽： input standard EXAMPLE accepts

  上傳時間： 2014-01-13

  上傳用戶：小碼農lz

• 完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路免費下載

  資源簡介：完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

  標簽： convolution transection circular encoder

  上傳時間： 2014-01-20

  上傳用戶：waizhang

• FIR FILTER verilog code免費下載

  資源簡介：FIR FILTER verilog code

  標簽： verilog FILTER code FIR

  上傳時間： 2013-12-17

  上傳用戶：kristycreasy

• 4-7segment led display verilog code. Implemented at Stratix EP1S25 DSP development board.免費下載

  資源簡介：4-7segment led display verilog code. Implemented at Stratix EP1S25 DSP development board.

  標簽： Implemented development segment display

  上傳時間： 2014-01-12

  上傳用戶：水中浮云

• 知識要點：比較指令的學習與cy位 開始初始化為ff. 大于fe,那么顯示1. 如果用導線把p1.1,...p1.7 短路到地,p1 將小于fe, 顯示0 ,如果把p1.0 短路到地p1=fe免費下載

  資源簡介：知識要點：比較指令的學習與cy位 開始初始化為ff. 大于fe,那么顯示1. 如果用導線把p1.1,\...p1.7 短路到地,p1 將小于fe, 顯示0 ,如果把p1.0 短路到地p1=fe 則繼續檢測無顯示. 該程序示例了比較指令. 同時有助于理解數的概念

  標簽： fe 1.1 1.0 1.7

  上傳時間： 2013-12-13

  上傳用戶：1583060504

• complete source code for teechart 7免費下載

  資源簡介：complete source code for teechart 7

  標簽： complete teechart source code

  上傳時間： 2014-08-11

  上傳用戶：1051290259

• JTAG design verilog code.免費下載

  資源簡介：JTAG design verilog code.

  標簽： verilog design JTAG code

  上傳時間： 2014-07-30

  上傳用戶：wys0120

• 為一個可處理多項式乘法的verilog code免費下載

  資源簡介：為一個可處理多項式乘法的verilog code

  標簽： verilog code 乘法

  上傳時間： 2015-12-17

  上傳用戶：wang5829

• opb_wb verilog code itis very good免費下載

  資源簡介：opb_wb verilog code itis very good

  標簽： verilog opb_wb code itis

  上傳時間： 2014-01-13

  上傳用戶：x4587

• Read-only memory,verilog code免費下載

  資源簡介：Read-only memory,verilog code

  標簽： Read-only verilog memory code

  上傳時間： 2013-12-18

  上傳用戶：caixiaoxu26

• verilog code .descrip the risc cpu.download from opencores.org免費下載

  資源簡介：verilog code .descrip the risc cpu.download from opencores.org

  標簽： opencores download verilog descrip

  上傳時間： 2016-02-20

  上傳用戶：frank1234

• I2C controller verilog code for altera fpga platform.免費下載

  資源簡介：I2C controller verilog code for altera fpga platform.

  標簽： controller platform verilog altera

  上傳時間： 2016-03-07

  上傳用戶：GHF

• DAC converter design with verilog code and testbench免費下載

  資源簡介：DAC converter design with verilog code and testbench

  標簽： converter testbench verilog design

  上傳時間： 2014-01-23

  上傳用戶：yyyyyyyyyy

• 這是一個DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸免費下載

  資源簡介：這是一個DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸

  標簽： DWT verilog FPGA code

  上傳時間： 2014-08-09

  上傳用戶：xc216

• 基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變免費下載

  資源簡介：基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變

  標簽： LCM verilog code DE2

  上傳時間： 2014-01-14

  上傳用戶：banyou

• 8x8DCT verilog code 一次輸入8個點免費下載

  資源簡介：8x8DCT verilog code 一次輸入8個點

  標簽： verilog 8x8DCT code

  上傳時間： 2016-08-05

  上傳用戶：風之驕子

• 8x8 iDCT verilog code 一次輸入八個點免費下載

  資源簡介：8x8 iDCT verilog code 一次輸入八個點

  標簽： verilog iDCT code 8x8

  上傳時間： 2016-08-05

  上傳用戶：hakim

• to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image免費下載

  資源簡介：to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image

  標簽： image 512 translate to

  上傳時間： 2014-06-13

  上傳用戶：bruce5996

• 30路遙控開關,按0-30個鍵分別點亮p0.0-p3.5的燈,32鍵全滅 可以用此外接驅動后控制30路開關！ 遙控器端口p3.7免費下載

  資源簡介：30路遙控開關,按0-30個鍵分別點亮p0.0-p3.5的燈,32鍵全滅 可以用此外接驅動后控制30路開關！ 遙控器端口p3.7

  標簽： 0.0 3.5 3.7 30

  上傳時間： 2014-01-22

  上傳用戶：lepoke

• 開發環境：== EasyPHP 1.7 == Microsoft window 2000 == IE 6.0 == apache 1.3.27 == php 4.3.3免費下載

  資源簡介：開發環境：== EasyPHP 1.7 == Microsoft window 2000 == IE 6.0 == apache 1.3.27 == php 4.3.3

  標簽： Microsoft EasyPHP window apache

  上傳時間： 2013-11-25

  上傳用戶：zhenyushaw